公开(公告)号：CN116631947A

公开(公告)日：2023-08-22

申请号：CN202310429111.3

申请日：2023-04-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕旻轩 ,  黄麟淯 ,  游力蓁 ,  王圣璁 ,  程仲良 ,  苏焕杰 ,  王志豪

IPC: H01L21/8234 ,  H01L27/088 ,  H10B10/00

Abstract: 器件包括衬底、位于衬底上方的纳米结构沟道的垂直堆叠件、包裹纳米结构沟道的栅极结构以及位于衬底上的源极/漏极区域。器件还包括与源极/漏极区域接触的源极/漏极接触件。源极/漏极接触件包括第一材料的芯层。源极/漏极通孔位于源极/漏极接触件上方并且与源极/漏极接触件接触。源极/漏极通孔是第一材料。栅极通孔位于栅极结构上方并且与栅极结构电连接。栅极通孔是第一材料。本申请的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN111243958B

公开(公告)日：2023-08-22

申请号：CN201911180066.2

申请日：2019-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张毅敏 ,  程仲良 ,  张翔笔 ,  孙宏彰 ,  黄耀升 ,  吕育玮 ,  李芳苇 ,  方子韦 ,  赵皇麟

IPC: H01L21/336 ,  H01L29/78

Abstract: 一种半导体结构包括：衬底，包括第一区域和第二区域；第一沟道层，设置在第一区域中；第二沟道层，设置在第二区域中；第一介电层，设置在第一沟道层上；第二介电层，设置在第二沟道层上；第一栅电极，设置在第一介电层上；第二栅电极，设置在第二介电层上。第一区域中的第一沟道层包括第一Ge浓度的Ge化合物，第二区域中的第二沟道层包括第二Ge浓度的Ge化合物。第一沟道层中的第一Ge浓度大于第二沟道层中的第二Ge浓度。本发明的实施例涉及形成介电层的方法、形成半导体结构的方法。

公开(公告)号：CN115360143A

公开(公告)日：2022-11-18

申请号：CN202210344564.1

申请日：2022-04-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李欣怡 ,  张文 ,  张翔笔 ,  赵皇麟 ,  程仲良 ,  徐志安 ,  李昆育 ,  沈泽民 ,  董彦佃 ,  吴俊毅

IPC: H01L21/8234 ,  H01L27/088

Abstract: 本公开涉及半导体器件中的栅极结构及其形成方法。一种方法，包括去除第一虚设栅极堆叠和第二虚设栅极堆叠以形成第一沟槽和第二沟槽。所述第一虚设栅极堆叠和所述第二虚设栅极堆叠分别位于第一器件区和第二器件区。所述方法还包括沉积分别延伸到所述第一沟槽和所述第二沟槽中的第一栅极电介质层和第二栅极电介质层；形成含氟层，所述含氟层包括在所述第一栅极电介质层之上的第一部分和在所述第二栅极电介质层之上的第二部分；去除所述含氟层的第二部分；执行退火工艺以将所述含氟层的第一部分中的氟扩散到所述第一栅极电介质层中；和在所述退火工艺之后，分别在所述第一栅极电介质层和所述第二栅极电介质层之上形成第一功函数层和第二功函数层。

公开(公告)号：CN115064490A

公开(公告)日：2022-09-16

申请号：CN202210429831.5

申请日：2022-04-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张毅敏 ,  张荣宏 ,  程仲良 ,  张翔笔 ,  黄耀升 ,  赵皇麟

IPC: H01L21/8234 ,  H01L27/088

Abstract: 一种半导体装置结构，包括第一源极/漏极外延结构，形成于基板上；第二源极/漏极外延结构，形成于基板上；两个或更多个半导体层，位于第一源极/漏极外延结构与第二源极/漏极外延结构之间；栅极层，围绕半导体层之一的一部分；第一介电区，位于基板中并接触第一源极/漏极外延结构的第一侧；以及第二介电区，位于基板中并接触第二源极/漏极外延结构的第一侧，且第二介电区与第一介电区隔有基板。

公开(公告)号：CN114937668A

公开(公告)日：2022-08-23

申请号：CN202210054187.8

申请日：2022-01-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 程仲良

IPC: H01L27/11507 ,  H01L29/06 ,  H01L29/78

Abstract: 本发明的实施例提供一种半导体结构和用于形成半导体结构的方法。半导体结构包含第一电极，第一电极包括第一部分、第二部分以及将第一部分连接到第二部分的片部分。铁电材料位于片部分上方。第二电极位于铁电材料上方。

公开(公告)号：CN114725112A

公开(公告)日：2022-07-08

申请号：CN202210042432.3

申请日：2022-01-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 程仲良

IPC: H01L27/11507 ,  H01L27/11514 ,  H01L29/78

Abstract: 一种制作半导体器件的方法包括在衬底上形成第一半导体层堆叠。第一半导体层堆叠包括交替的第一半导体条带与第二半导体条带。所述方法还包括移除第一半导体条带，以在第一半导体层堆叠中的第二半导体条带之间形成空隙。所述方法还包括在所述空隙中沉积介电结构层及第一导电填充材料以环绕第二半导体条带。此外，所述方法包括：移除第二半导体条带以形成第二组空隙；以及在所述第二组空隙中沉积第二导电填充材料。在一些实施例中，第一导电填充材料及第二导电填充材料被配置成形成电容器的第一电极及第二电极。

公开(公告)号：CN114649266A

公开(公告)日：2022-06-21

申请号：CN202210127517.1

申请日：2022-02-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 程仲良 ,  王圣璁 ,  赵皇麟

IPC: H01L21/8234 ,  H01L27/088

Abstract: 本公开涉及半导体器件中的栅极接触结构和栅极过孔结构。该半导体器件包括：衬底；设置在衬底上的鳍结构；设置在鳍结构上的源极/漏极(S/D)区；以及设置在鳍结构上的栅极结构，该栅极结构与S/D区相邻。栅极结构包括设置在鳍结构上的栅极堆叠和设置在栅极堆叠上的栅极帽盖结构。栅极帽盖结构包括设置在栅极堆叠上的导电栅极帽盖和设置在导电栅极帽盖上的绝缘栅极帽盖。半导体器件还包括设置在栅极帽盖结构内的第一接触结构以及设置在第一接触结构上的第一过孔结构。

公开(公告)号：CN114457324A

公开(公告)日：2022-05-10

申请号：CN202110366655.0

申请日：2021-04-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 程仲良

IPC: C23C16/52 ,  C23C14/54

Abstract: 薄膜沉积系统在半导体晶圆上沉积薄膜。薄膜沉积系统包括基于机器学习的分析模型。该分析模型通过接收静态工艺条件和目标薄膜数据来动态选择下一个沉积工艺的工艺条件。该分析模型可识别动态工艺条件数据，该数据与静态工艺条件数据一起可生成与目标薄膜数据匹配的预测薄膜数据。然后，沉积系统将静态和动态工艺条件数据用于下一个薄膜沉积工艺。

公开(公告)号：CN113517278A

公开(公告)日：2021-10-19

申请号：CN202110701449.0

申请日：2021-06-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 程仲良

IPC: H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238

Abstract: 半导体工艺系统蚀刻位于半导体晶圆上的栅极金属。半导体工艺系统包括基于机器学习的分析模型。分析模型动态地选择用于蚀刻工艺的工艺条件。然后，工艺系统将选择的工艺条件数据用于下一个蚀刻工艺。本申请的实施例提供了集成电路及其形成方法。

公开(公告)号：CN113437065A

公开(公告)日：2021-09-24

申请号：CN202110624210.8

申请日：2021-06-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 程仲良

IPC: H01L27/092 ,  H01L21/8238

Abstract: 器件包括衬底，在衬底上方的半导体沟道，以及在半导体沟道上方并横向地围绕半导体沟道的栅极结构。栅极结构包括第一介电层，该第一介电层包括具有掺杂剂的第一介电材料。第二介电层在第一介电层上，并且包括基本上不含掺杂剂的第二介电材料。金属填充层在第二介电层上方。本申请的实施例提供了半导体器件及其形成方法。