-
公开(公告)号：CN117270339B
公开(公告)日：2024-02-27
申请号：CN202311550305.5
申请日：2023-11-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G03F7/20 , H01L23/544
Abstract: 本发明提供一种绝缘衬底上高精度电子束套刻标记及制备方法，该制备方法包括：提供绝缘衬底，绝缘衬底上设置有抗蚀剂层和导电胶层；采用电子束曝光法图形化抗蚀剂层和导电层形成第一开口；于第一开口中形成标记金属层，并去除导电胶层和抗蚀剂层；于绝缘衬底上形成光刻胶层，采用光学曝光法图形化光刻胶层以形成第二开口，第二开口显露标记金属层；于第二开口中形成覆盖金属层，覆盖金属层覆盖标记金属层。本发明中覆盖金属层遮蔽了标记金属层图形区域下的绝缘衬底，避免电子束套刻时标记识别和定位过程中的电荷累积效应，同时标记扫描时两种金属具有明显的电子衬底，充分保证了标记图形可以进行精确的识别和定位，从而实现高精度电子束套刻工艺。
-
公开(公告)号：CN117388044A
公开(公告)日：2024-01-12
申请号：CN202311206205.0
申请日：2023-09-19
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种无磁屏蔽环境下低温超导约瑟夫森结电流测试方法，包括以下步骤：将待测样品放置于样品架上，并将样品架置于所述测试杆底部；将测试杆插入灌满液氦的杜瓦中，测量所述待测样品温度；当所述待测样品的温度低于预设温度时开始测量所述待测样品的Icij，测量m次，根据测量的m次结果求取平均值Ici‑av和不确定度Ui，并对所述待测样品进行加热去磁通操作；判断当前测试的轮次是否到达设置轮数n，当未到达时进行下一轮测试，当到达时根据得到的多对平均值Ici‑av和不确定度Ui构建关系模型；基于关系模型求取Ui＝0时的平均值Ici‑av，将得到平均值Ici‑av作为无屏蔽环境下的临界电流Ic的经验值。本发明解决现有无并联电阻低温超导约瑟夫森结临界电流测量成本高，精度偏低的问题。
-
公开(公告)号：CN113839644B
公开(公告)日：2023-08-18
申请号：CN202111172715.1
申请日：2021-10-08
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于压电薄膜的声表面波与超导量子比特耦合器件，包括：制备于AlN压电薄膜上的透射型声表面波谐振腔，及制备于蓝宝石衬底上的超导Transmon量子比特、微波读出谐振腔、磁通偏置线及微波馈线电路，通过将透射型声表面波谐振腔与超导Transmon量子比特分别制备在AlN压电薄膜及蓝宝石衬底上，采用低损耗的蓝宝石衬底消除了压电材料对超导Transmon量子比特的弛豫，并通过第一耦合电容将透射型声表面波谐振腔与超导Transmon量子比特连接，实现两者之间的强耦合和高相干的效果，突破了体压电材料的高损耗限制，从而达到在实现声子与超导量子比特的强耦合的同时提高超导Transmon量子比特退相干时间，为最终实现微波与光量子转换的超导量子网络连接提供了可行性。
-
公开(公告)号：CN112824555B
公开(公告)日：2023-06-06
申请号：CN201911146193.0
申请日：2019-11-21
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及材料合成技术领域，具体是一种钛氧化物超导薄膜的制备方法，所述方法包括：S1、通过固相方法制备出钛氧化物的多晶靶材；S2、制备出待生产钛氧化物超导薄膜的衬底；S3、通过脉冲激光沉积系统烧蚀所述S1步骤的所述靶材，使将烧蚀后的所述靶材在所述S2步骤中衬底外延，制备出钛氧化物超导薄膜；本发明能够无需在生长过程中控制氧分压，进行制备钛氧化物超导薄膜材料，简化了钛氧化物超导薄膜材料生长工艺，提高超导转变温度。
-
公开(公告)号：CN115768247A
公开(公告)日：2023-03-07
申请号：CN202211429042.8
申请日：2022-11-15
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种超导磁通量子存储单元结构及其制备方法，超导磁通量子存储单元结构中的约瑟夫森结采用垂直结构的超导体(S)‑正常金属(N)‑超导体(S)设计，且SNS结的尺寸为纳米量级，一方面，能够有效缩小存储单元结构的面积，显著提高集成度；另一方面，SNS结中势垒层的生长控制更为容易，且垂直结构的制备适合运用成熟的大规模集成工艺技术，有助于提高制备工艺的可靠性和稳定性。
-
Patent Agency Ranking
公开(公告)号：CN114899302A
公开(公告)日：2022-08-12
申请号：CN202210457555.3
申请日：2022-04-27
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种拐弯区加厚型SNSPD器件的制备方法，基于电子束灰度曝光，形成具有高度差的电子束抗蚀掩膜，以作为超导薄膜的图形掩模，然后通过具有明显刻蚀选择比的刻蚀工艺进行图形转移，形成包括直线区和拐弯区的超导纳米线，且拐弯区对应的超导纳米线的厚度大于直线区对应的超导纳米线的厚度，从而制备拐弯区加厚型SNSPD器件，较大程度地抑制电流拥挤效应，且具有较高的临界电流和低暗计数率等优势，显著提高SNSPD器件的性能。本发明仅通过一步电子束曝光和一步图形转移，即可实现拐角区加厚的超导纳米线的制备，简化了制备工艺流程，且可提升拐弯区加厚型SNSPD器件的性能及制备良率。
-
公开(公告)号：CN114188472A
公开(公告)日：2022-03-15
申请号：CN202111492420.2
申请日：2021-12-08
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种具有大电感层的超导电路及其制备方法，该超导电路包括：衬底；形成于衬底上的旁路电阻；形成于旁路电阻上的约瑟夫森结；形成于约瑟夫森结上的大电感层；形成于大电感层上的配线层；绝缘材料层，分别将旁路电阻、约瑟夫森结、大电感层及配线层电学隔离。该超导电路利用原配线层的中小电感设计中，再设计加入一层专门的大电感层应用于需要大电感的超导电路中，有效扩大了超导电路中的电感大小范围，拓宽了超导电路的应用场景，提高超导电路的集成度；另外，特定材料的大电感层同时还可以用作大电阻层，从而可进一步提升超导电路的集成度。
-
公开(公告)号：CN113437209A
公开(公告)日：2021-09-24
申请号：CN202110749920.3
申请日：2021-07-02
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种亚微米堆栈结构约瑟夫森结器件及其制备方法。制备方法包括步骤：提供衬底，于衬底上形成约瑟夫森结堆栈结构；形成初始绝缘层覆盖衬底及约瑟夫森结堆栈结构；对位于约瑟夫森结堆栈结构正上方的初始绝缘层进行第一次光刻刻蚀，以形成第一绝缘环；对剩余的绝缘层进行第二次光刻刻蚀，以形成第二绝缘环；进行化学机械抛光；于剩余的绝缘层中形成接触孔；形成顶电极引出层和底电极引出层。本发明可以有效降低寄生电感以及避免在结区正上方开孔带来的漏电流和对结区尺寸的限制，为制备亚微米尺寸堆栈SNS约瑟夫森结器件提供了技术支持，还能够减小结电容，避免外部磁场噪声带来的影响，有助于提高制备良率和降低制备成本。
-
公开(公告)号：CN107919433B
公开(公告)日：2019-10-18
申请号：CN201711080250.0
申请日：2017-11-06
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L39/24
Abstract: 本发明提供一种基于超导连接的轴向梯度计的制造装置及方法，所述轴向梯度计包括SQUID芯片和梯度线圈，所述制造装置包括铌线退火设备和铌线键合设备；所述铌线退火设备用于对铌线进行退火操作；所述铌线键合设备用于将退火后的铌线分别超声键合在所述SQUID芯片和所示梯度线圈上，以实现所述SQUID芯片和所述梯度线圈之间的超导连接。本发明的基于超导连接的轴向梯度计的制造装置及方法通过超导连接的方式制造一体式轴向梯度计模块，极大地提升了轴向梯度计的性能。
-
公开(公告)号：CN108364951B
公开(公告)日：2019-06-18
申请号：CN201810062542.X
申请日：2018-01-23
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/115 , H01L39/22 , H01L39/24
Abstract: 本发明提供一种约瑟夫森结结构、存储单元、存储单元阵列及制备方法，约瑟夫森结结构的制备包括：提供半导体衬底，依次形成底层NbN材料层、中间铁磁材料层及顶层NbN材料层；刻蚀以得到由底层NbN层、中间铁磁层及顶层NbN层构成的约瑟夫森结；形成绝缘层以及配线层，且配线层至少与顶层NbN层电连接。通过上述方案，本发明的约瑟夫森结结构，基于单晶NbN材料，可以提高约瑟夫森结的响应频率，提高了基于该约瑟夫森结的存储器的速度，保证了与其匹配的SQF数字电路的速度优势得以发挥；通过合适的溅射气压、靶基距、混合气体比、溅射电流等，解决了单晶难以制备的问题；通过约瑟夫森结结构的设计以及中间铁磁层工艺的优化，解决了薄膜厚度难以控制的技术问题。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.055 seconds)
