-
公开(公告)号：CN101364043A
公开(公告)日：2009-02-11
申请号：CN200710044607.X
申请日：2007-08-06
Applicant: 上海市纳米科技与产业发展促进中心 , 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种纳米结构套刻的模极设计和实现方法，属于微纳电子领域。其特征在于将不同层结构定义在同一块模板上，通过特定的改变模板与基底相对位置，重复使用来实现多层纳米结构的套刻。这种方法不需要配置精密对准系统就可实现纳米级套刻。传统的套刻技术采用精密对准和多块模板，面对纳米级线宽加工需求，定位对准系统和光刻模板的成本越来越高。即使对于纳米压印这些新型的微纳加工技术，由于技术本身尚处研发，设备本身匮乏定位能力，对准和模板同样是研发的瓶颈问题。本发明提出的方法，不仅可以节约多层纳米结构加工研发成本，提高研发效率，而且可以有效解决纳米级结构套刻难题，具有研发实用价值。
-
公开(公告)号：CN101335329A
公开(公告)日：2008-12-31
申请号：CN200810041394.X
申请日：2008-08-05
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种提高相变存储器存储单元可靠性的结构及其制作方法，其特征在于在纳米加热电极和同一直径的柱状相变材料之间增加一薄层缓冲材料，以增强相变材料和加热电极之间的黏附性和界面匹配，同时可改善相变材料和加热电极之间的电学匹配，形成良好的欧姆接触。此外，在相变材料和顶电极之间增加一薄层热阻材料，改善器件擦写时的热平衡，减小上电极的散热，降低器件的功耗。该存储单元结构阻止相变材料与加热电极之间的扩散和反复擦写过程中的界面失效，增强器件的可靠性。加热电极、缓冲材料和相变区域限制在同一介质孔洞中形成自对准的柱状结构，不需要在相变材料周围制备保温层，减少了工艺步骤。
-
公开(公告)号：CN101329909A
公开(公告)日：2008-12-24
申请号：CN200810040952.0
申请日：2008-07-24
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种提高相变存储器编程速度的系统及方法，对存储单元进行编程操作的同时，对上一个或多个已经过编程操作的单元进行读反馈。如果读反馈结果与上一个或多个写入数据相同则进行下一个存储单元的编程操作；如果不相同则在本存储单元完成编程操作后，对上一或多个存储单元再进行一次编程操作。如此循环往复，将读反馈与编程操作并行进行，在提高存储其编程操作可靠性的同时，不影响整体编程速度。
-
公开(公告)号：CN101329908A
公开(公告)日：2008-12-24
申请号：CN200810040951.6
申请日：2008-07-24
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明揭示了一种高速互补单元相变存储器，所述存储器中每个存储单元有两个用于存储信息的元器件，且该元器件具有被编写能力；通过这两个元器件的电阻大小相互比较，作为划分不同存储状态的依据。本发明的高速互补单元相变存储器可以加快存储器读出速度，增加读出裕量，并且减小读电流或电压的累积效应以及工艺，版图布局对相变存储器的影响。同时，还可以减小多次读操作或写操作后，相变单元上电阻的改变对正确读出存储数据的影响。
-
公开(公告)号：CN101329907A
公开(公告)日：2008-12-24
申请号：CN200810040950.1
申请日：2008-07-24
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种降低相变存储器编程功耗的系统及方法，在进行当前编程操作的同时，预读下一位或多位待编程的地址位，将其数据与待编程数据相比较：如果待写入数据与存储器原始存入数据相同，则不进行编程操作；如果待写入数据与存储器原始存入数据不同，则进行编程操作。由于存储器的状态处于“0”与“1”两种状态，按照概率理论，待写入数据与存储器原始数据相同的概率为50％，故该方法能够降低存储芯片50％的功耗，提高了存储单元的存储寿命，同时擦、写时间比读的时间要长，因此该发明也可提高芯片的存储速度。
-
Patent Agency Ranking
公开(公告)号：CN100440513C
公开(公告)日：2008-12-03
申请号：CN200410067217.0
申请日：2004-10-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明涉及一种三维互补金属氧化物半导体(CMOS)器件结构及其制备方法，属微电子技术领域。本发明的特征是提出了三维多层CMOS结构，层与层之间用连线连接。制备该结构的关键是能够制备出多层由绝缘层隔离的单晶薄膜，本发明提出低温键合和低温剥离的工艺，将单晶薄膜转移到绝缘层上，并在此单晶薄膜上制备器件有源层。本发明提出的三维CMOS没有改变CMOS的基本结构，采用常规的CMOS工艺和设备条件就可实现高密度集成，工艺方法简单，并可减少金属互连线的长度和层数，提高器件的速度。
-
公开(公告)号：CN101286364A
公开(公告)日：2008-10-15
申请号：CN200810036619.2
申请日：2008-04-25
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种相变存储器1R1T结构和所使用的驱动电路的设计方法，其特征在于采用将一相变电阻GST与一NMOS选通管按一定方式相互连接的IRIT结构，并基于此提出了驱动电路的设计方法，其特征在于选通管的源端接驱动电路的一端，漏端接相变电阻，栅端接相变阵列的位线，相变电阻的另一端接电路的最高电平VDD。通过两级电流镜电路，其中第一级包括由三对PMOS管形成的三个电流镜，第二级包括由三对NMOS管形成的三个电流镜，并最终耦合至位线施加给相变存储单元，产生用于读、写、擦的驱动电流。从而在不增加电路设计的复杂性和规模前提下，获得了降低了工艺生产线要求和制造成本的效果。
-
公开(公告)号：CN101281790A
公开(公告)日：2008-10-08
申请号：CN200810033415.3
申请日：2008-02-01
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种相变存储器读、写操作可调脉宽控制电路的设计方法，属于微电子学领域。特征在于利用环形振荡器输出周期信号控制计数器，通过计数的方式获得脉冲宽度或调节脉冲宽度。本发明能够在不耗费芯片面积的前提下大幅度提升脉宽调节范围及精度，同时与相变内存读写驱动电路相集成，实现读、写、擦存储过程对电流脉冲不同脉高与脉宽的要求。在脉高与脉宽高精度的前提下，极大地提升存储操作的重复性，有效地提高存储寿命，同时有效避免纳米加工工艺波动出现误读的可能。所设计的电路结构简单，实现方便，不增加电路结构设计的复杂性。本发明是对传统脉冲控制电路耗费芯片面积大、输出脉宽不精确等方面进行改进。
-
公开(公告)号：CN101241967A
公开(公告)日：2008-08-13
申请号：CN200810034355.7
申请日：2008-03-07
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 一种用于相变存储器的粘附层材料及制备方法，其特征在于所述的粘附层材料为至少含W元素的粘附层材料。具体地说为WxTi1－x或WxSi1－x，式中x为元素的原子百分比，满足0＜x＜1；所述的制备方法为采用双靶磁控共溅射法、蒸发法、激光辅助沉积法、原子层沉积法、原子气相沉积法、化学气相沉积和金属有机物热分解法中的任意一种。本发明特点是利用W基粘附层材料的与W电极和二极管多晶硅材料粘附性好、界面电阻低等优点，所述的至少含W元素的粘附层材料的作用可改善器件的欧姆接触、改善1D1R相变存储器单元的1D与1R之间的界面粘附性等性能，从而降低1D与1R之间的串联电阻，提高器件的操作性能。
-
公开(公告)号：CN101226990A
公开(公告)日：2008-07-23
申请号：CN200810033519.4
申请日：2008-02-04
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种氧化物隔热层可被用于降低相变存储器功耗的材料上的发现与单元器件结构上的改进及其实现方法，属微电子领域。其特征在于：在底加热W电极与硫系化合物薄膜层之间加入一氧化物隔热层，隔热层厚度控制在10nm以下。可选择的氧化物隔热层用材料包括TiO2等。单元结构改进的实现是通过在衬底上沉积各种所需薄膜后，通过微纳加工技术得到微米量级的相变操作单元，并引出可供测试性能用上下电极。由于氧化物隔热层的良好热稳定性、远低于底加热W电极的热导率、与CMOS标准制造工艺相兼容和提高器件单元热效应的显著效应，达到了有效降低单元功耗的目的。
-
-
-
-
-
-
-
-
-
Search Results
318
records
(took 0.091 seconds)
