一种关于IGBT的全区域退化表征方法

    公开(公告)号:CN118858872A

    公开(公告)日:2024-10-29

    申请号:CN202411020916.3

    申请日:2024-07-29

    Applicant: 东南大学

    Abstract: 本发明公开了一种关于IGBT的全区域退化表征方法,在IGBT集电极和发射极之间施加从0V逐步增大的负压,在每一个Vce下对IGBT的栅极进行电压扫描并且叠加小信号,栅压扫描范围为Vg1~Vg2。在每一个Vce下,测试Vg1~Vg2下的栅电容Cg,绘制Cg‑Vg曲线并分区。以相同的电压施加方式对退化后的器件再次测试Vg1~Vg2的栅电容Cg值,绘制Cg‑Vg曲线并且以同样的方式分区。对比退化前后曲线不同区域的漂移情况,表征IGBT功率器件全区域的退化情况、损伤程度。本方法可以简单快速地提取IGBT功率器件栅氧层和外延层的退化情况,为IGBT功率器件可靠性的分析提供快速的判定依据。

    一种高击穿电压的沟槽功率器件及其制造方法

    公开(公告)号:CN112103346B

    公开(公告)日:2024-04-19

    申请号:CN202011136918.0

    申请日:2020-10-22

    Applicant: 东南大学

    Abstract: 本发明提出了一种具有高击穿电压的沟槽碳化硅功率器件,其器件结构包括,N型衬底,N型缓冲层,N型外延层,呈方形阵列排布的多晶硅栅,多晶硅栅的外围设有栅氧化层,栅氧化层两侧设有P型体区和N型源区,P型体区上方设有P型源区,N型源区、P型源区和P型外延柱的上方设有源极金属,N型衬底下表面设有漏极金属。本发明提出的三维器件结构的四个顶角设有P‑外延柱,该外延柱是在衬底外延过程中采用多次离子注入和外延工艺与N型外延层同步形成。P‑外延柱上方与源极金属直接相连,侧壁由栅氧化层与多晶硅栅隔离,底部与N型外延层接触。P‑外延柱的底部与N型外延层形成PN结,器件外接正向压降时,该PN结反偏,可以承受很强的电场,替栅氧化层分担了一部分电场,使沟槽拐角处栅氧化层内的电场强度降低,以提高功率碳化硅器件的击穿电压以及可靠性。

    一种低导通电阻高耐压能力的宽禁带半导体整流器件

    公开(公告)号:CN110729346A

    公开(公告)日:2020-01-24

    申请号:CN201910937475.6

    申请日:2019-09-30

    Applicant: 东南大学

    Abstract: 本发明涉及一种低导通电阻高耐压能力的宽禁带半导体整流器件,包括:第一金属电极,位于第一金属电极上依次设有重掺杂第一导电类型导电层和轻掺杂第一导电类型导电层,所述轻掺杂第一导电类型导电层内设有深沟槽结构,在所述深沟槽结构槽底设有第二导电类型区,在所述轻掺杂第一导电类型导电层上表面设有上设有第二金属电极,在深沟槽结构之间及其外侧设有电子导电沟道结构,所述深沟槽结构及电子导电沟道结构相互平行且间隔相等,本发明通过在深沟槽结构之间增设电子导电沟道结构,有效的增加了正向导通电流密度,降低了导通电阻,减小了器件的功率损耗,同时由于深沟槽结构外壁设有的氮化铝镓,可以有效的提升临界击穿电压。

    一种P型埋层AlGaN-GaN高电子迁移率晶体管

    公开(公告)号:CN106206711B

    公开(公告)日:2019-04-30

    申请号:CN201610704134.0

    申请日:2016-08-22

    Applicant: 东南大学

    Abstract: 一种P型埋层AlGaN‑GaN高电子迁移率晶体管,包括:Si基衬底,在Si基衬底上形成AlN成核层,在AlN成核层上形成本征GaN层,在本征GaN层上形成AlGaN掺杂层,在AlGaN掺杂层上表面形成栅氧化层,在栅氧化层上表面形成栅极,在AlGaN掺杂层和栅极上覆盖钝化层,在栅极一侧形成源极,在栅极另一侧形成漏极,所述源极和漏极始于本征GaN层的上部、贯穿AlGaN掺杂层并止于钝化层内,其特征在于,在AlN成核层中形成有P型AlGaN掺杂区埋层,所述P型AlGaN掺杂区埋层上表面与本征GaN层下表面相接触,P型AlGaN掺杂区埋层的一个边界位于栅极下方,另一个边界位于栅极和漏极之间区域的下方。

    横向绝缘栅双极型晶体管界面态的测试方法及5端口器件

    公开(公告)号:CN106356313B

    公开(公告)日:2018-12-14

    申请号:CN201610972493.4

    申请日:2016-11-04

    Applicant: 东南大学

    Abstract: 一种横向绝缘栅双极型晶体管界面态的测试方法及5端口器件,横向绝缘栅双极型晶体管界面态的测试方法特征为,包括沟道区、鸟嘴区、多晶硅栅场板区及场板末端区电荷泵电流的测试,进行测试时,先在同一晶圆上目标器件旁边制造5端口器件,对辅助5端口器件进行系统搭建并设置测试条件,最后进行电荷泵电流测试操作;一种用于横向绝缘栅双极型晶体管界面态的测试方法的5端口器件,其特征为,包括一个电荷泵电子提供区和一个电荷泵专用测试电极,所述电荷泵电子提供区和阳极P+区并排处于N型缓冲区的上部,且单独与电荷泵专用测试电极相连;本发明可以解决传统方法不能测试横向绝缘栅双极型晶体管多晶硅栅场板区及场板末端区的界面损伤的问题。

    一种石墨烯沟道碳化硅功率半导体晶体管

    公开(公告)号:CN108899369A

    公开(公告)日:2018-11-27

    申请号:CN201810682926.1

    申请日:2018-06-27

    Applicant: 东南大学

    Abstract: 本发明提出了一种石墨烯沟道碳化硅功率半导体晶体管,其元胞结构包括:N型衬底,衬底表面的N型漂移区,在漂移区两端设置P型基区,各P型基区内分别设有P+型体接触区和N+型源区,在N型漂移区的表面设有栅氧层且所述栅氧层的两端分别延伸进入两侧的P型基区,在栅氧层的表面设有多晶硅栅。其特征在于P型基区表面内嵌有作为沟道的石墨烯条且石墨烯条的两端分别触及N+型源区与P型基区之间的边界和P型基区与N型漂移区之间的边界,在栅宽方向呈蜂窝状分布,器件的导电沟道仍由石墨烯构成,在维持基本不变的导通电阻和电流传输能力下,P型基区被石墨烯条间隔开来,增强辅助耗尽的作用,进一步减小器件整体关态漏电电流,提高击穿电压。

    一种高热可靠性功率模块
    38.
    发明授权

    公开(公告)号:CN106340501B

    公开(公告)日:2018-10-23

    申请号:CN201610836314.4

    申请日:2016-09-20

    Applicant: 东南大学

    Abstract: 一种高热可靠性功率模块,具有更低的工作结温以及更均匀的芯片温度分布,包括:散热底板,在散热底板上设有覆铜陶瓷基板,所述覆铜陶瓷基板包括陶瓷基板,在陶瓷基板的下表面上设有覆铜且覆铜设在散热底板的上表面上,在覆铜陶瓷基板上至少设有2个端子,所述端子连接于位于所述端子下方并设在陶瓷基板的上表面上的覆铜片上,在需要实现连接的两个端子中的一个端子下方的覆铜片上连接有功率芯片,所述功率芯片通过一排使用高电导率材料的焊线与所述需要实现连接的两个端子中的另一个端子连接,同一功率芯片上的每一条焊线与所述每一条焊线的相邻下一条焊线之间的间距正比于所述每一条焊线的端部焊点至连接于所述同一功率芯片的端子之间的距离。

    一种具有高热可靠性的功率模块

    公开(公告)号:CN106847777A

    公开(公告)日:2017-06-13

    申请号:CN201710037515.2

    申请日:2017-01-18

    Applicant: 东南大学

    Abstract: 一种具有高热可靠性的功率模块,包括:散热底板,在散热底板上设有覆铜陶瓷基板,所述覆铜陶瓷基板包括陶瓷基板,在陶瓷基板的下表面上设有下表面覆铜,在覆铜陶瓷基板上至少设有2个端子,所述端子连接于位于所述端子下方并设在陶瓷基板的上表面覆铜上,在需要实现连接的两个端子中的一个端子下方的覆铜上连接有功率芯片,所述功率芯片通过焊线组件与所述需要实现连接的两个端子中的另一个端子连接,其特征在于,所述焊线组件由相互平行的焊线构成,每条焊线都具有多个焊点且不同焊线的端部焊点以及处在同一相对位置的中部焊点在功率芯片上呈交错排列;焊线组件使用高电导率金属材料铝Al,铜Cu,银Ag或金Au。

    一种功率模块焊接用焊片
    40.
    发明公开

    公开(公告)号:CN105537793A

    公开(公告)日:2016-05-04

    申请号:CN201610029389.1

    申请日:2016-01-15

    Applicant: 东南大学

    CPC classification number: H01L2224/32225 B23K35/24 B23K35/28 H01L23/367

    Abstract: 本发明公开了一种功率模块焊接用焊片,包括金属网状骨架,在金属网状骨架的网眼空间内填充有钎焊材料。因为金属网状骨架的液相线温度远大于钎焊温度,在回流焊的过程中,钎焊材料先熔融成液体状态,98%~99%的钎焊材料熔融之后会注满网眼空间,金属网状骨架为液体状态的钎焊材料提供附着边界,二者形成类平面的结构。焊片上的芯片在每个区域受力均匀,不容易发生切向方向和法向方向上的位移,功率芯片上每个区域到其下方底板的散热路径长度都是一致的,热阻也随之更加均匀化,能够避免功率芯片局部区域温度过高的情况。

Patent Agency Ranking