-
公开(公告)号：CN113838862A
公开(公告)日：2021-12-24
申请号：CN202110691772.4
申请日：2021-06-22
Applicant: 三星电子株式会社
IPC: H01L27/11565 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582
Abstract: 一种集成电路装置，包括：外围电路结构，其布置在衬底上；栅极堆叠件，其布置在外围电路结构上，并且包括多个栅电极；以及坝结构，其形成在穿过栅极堆叠件的坝开口部分中。坝结构包括：绝缘间隔件，其位于坝开口部分的内壁处，并且包括位于坝开口部分的上侧处的一对倾斜侧壁；以及掩埋层，其填充坝开口部分的内部，并且包括空气空间。集成电路装置还包括：模制栅极堆叠件，其被坝结构围绕，并且包括多个模制层；多条导电线，其布置在栅极堆叠件上；以及多个贯通电极，其连接至多条导电线，穿过模制栅极堆叠件，并且被坝结构围绕。
-
公开(公告)号：CN109494227A
公开(公告)日：2019-03-19
申请号：CN201811040526.7
申请日：2018-09-06
Applicant: 三星电子株式会社
IPC: H01L27/11556
Abstract: 一种半导体存储器件，具有：多个栅极，竖直地堆叠在衬底的顶表面上；竖直沟道，填充竖直延伸穿过多个栅极的竖直孔；以及存储层，在竖直孔中并围绕竖直沟道。竖直沟道包括填充衬底顶部中的凹陷部的部分的支架形下部和沿竖直孔竖直延伸并连接到下沟道的上部。竖直沟道的下部和上部之间的界面的至少一端被设置在不高于衬底的顶表面的高度处。
-
公开(公告)号：CN109216369A
公开(公告)日：2019-01-15
申请号：CN201810711070.6
申请日：2018-07-02
Applicant: 三星电子株式会社
IPC: H01L27/11568 , H01L27/11573 , H01L27/11582 , H01L23/488
Abstract: 一种半导体器件可以包括多个导电图案和绝缘图案。多个导电图案可以形成在衬底上。多个导电图案可以在与衬底的上表面垂直的竖直方向上彼此间隔开。多个导电图案中的每一个可以具有延伸部分和台阶部分。台阶部分可以设置在对应导电图案的边缘处。绝缘图案可以在竖直方向上形成在多个导电图案之间。多个导电图案中的每一个的台阶部分的下表面和上表面可以向上弯曲。
-
公开(公告)号：CN109216365A
公开(公告)日：2019-01-15
申请号：CN201810729739.4
申请日：2018-07-05
Applicant: 三星电子株式会社
IPC: H01L27/11551
Abstract: 本公开提供一种半导体器件，其包括堆叠结构、通道孔、介电层、通道层、钝化层以及空气隙。堆叠结构包括交替地堆叠在彼此上的导电层图案与层间绝缘层图案。通道孔穿透所述堆叠结构。介电层设置在所述通道孔的侧壁上。通道层设置在所述介电层上及所述通道孔中。钝化层设置在所述通道层上及所述通道孔中。所述通道层夹置在所述钝化层与所述介电层之间。空气隙被所述钝化层环绕。所述空气隙的宽度大于所述钝化层的宽度。本公开的半导体器件可提高操作速度、耐用性并改善性能。
-
公开(公告)号：CN107946307A
公开(公告)日：2018-04-20
申请号：CN201710597611.2
申请日：2017-07-20
Applicant: 三星电子株式会社
IPC: H01L27/11556 , H01L27/11582
CPC classification number: H01L27/11582 , H01L23/5283 , H01L27/11565 , H01L27/11556
Abstract: 一种半导体器件包括：衬底上的堆叠结构，所述堆叠结构包括彼此交替地堆叠的层间绝缘层和第一栅电极；穿透所述堆叠结构的开口中的半导体层；所述半导体层和所述堆叠结构之间的第一电介质层；以及所述堆叠结构中更靠近所述衬底而不是所述第一栅电极的下部图案，所述下部图案包括面对所述第一电介质层的第一表面以及面对所述堆叠结构的第二表面，所述第二表面与所述第一表面限定了锐角，其中所述第一电介质层包括面对所述堆叠结构的第一部分和面对所述下部图案的第一表面的第二部分，所述第二部分的厚度大于所述第一部分的厚度。
-
Patent Agency Ranking
公开(公告)号：CN107919362A
公开(公告)日：2018-04-17
申请号：CN201710863071.8
申请日：2017-09-21
Applicant: 三星电子株式会社
IPC: H01L27/11565 , H01L27/1157 , H01L27/11578
CPC classification number: H01L27/11556 , H01L27/1157 , H01L27/11582 , H01L29/0847 , H01L29/1037 , H01L29/42324 , H01L29/4234 , H01L29/42364 , H01L27/11565 , H01L27/11578
Abstract: 一种半导体存储器件可以包括：堆叠结构，包括交替地堆叠在衬底上的多个绝缘层和多个栅电极；下半导体图案，从衬底的顶部突出；竖直绝缘图案，从衬底沿竖直方向延伸并穿透堆叠结构；和竖直沟道图案，在竖直绝缘图案的内表面上并且接触下半导体图案，其中下半导体图案的上部包括具有曲面形外形的凹入区域，并且在凹入区域中，竖直沟道图案的下部的外表面沿着凹入区域的曲面接触下半导体图案。
-
公开(公告)号：CN107634065A
公开(公告)日：2018-01-26
申请号：CN201710407278.4
申请日：2017-06-02
Applicant: 三星电子株式会社
IPC: H01L27/11556 , H01L27/11582
CPC classification number: H01L27/11582 , H01L27/11519 , H01L27/11556 , H01L27/11565 , H01L27/1157 , H01L27/11575 , H01L29/42324 , H01L29/4234
Abstract: 在一个实施方式中，半导体器件包括在衬底上的交替的第一层间绝缘层和栅电极层的堆叠。栅电极层中的至少一个栅电极层具有第一部分和第二部分。第二部分形成至少一个栅电极层的端部，并且第二部分的底表面在比第一部分的底表面更低的高度处。接触插塞从第二部分延伸。
-
公开(公告)号：CN118693044A
公开(公告)日：2024-09-24
申请号：CN202311510464.2
申请日：2023-11-14
Applicant: 三星电子株式会社
IPC: H01L23/532 , H01L23/48 , H01L21/768 , H10B41/35 , H10B41/50 , H10B41/41 , H10B43/35 , H10B43/40 , H10B12/00
Abstract: 一种半导体装置，包括：衬底；衬底上的掺杂区，掺杂区包括第一浓度的第一导电类型的杂质；衬底上的栅极结构；以及电连接到掺杂区的第一接触件，第一接触件包括第一部分、第一部分上的第二部分、以及第二部分上的第三部分，第一部分和第二部分包括多晶硅，第三部分包括至少一种金属材料，并且第二部分包括高于第一浓度的第二浓度的第一导电类型的杂质。
-
公开(公告)号：CN107946307B
公开(公告)日：2023-12-12
申请号：CN201710597611.2
申请日：2017-07-20
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：衬底上的堆叠结构，所述堆叠结构包括彼此交替地堆叠的层间绝缘层和第一栅电极；穿透所述堆叠结构的开口中的半导体层；所述半导体层和所述堆叠结构之间的第一电介质层；以及所述堆叠结构中更靠近所述衬底而不是所述第一栅电极的下部图案，所述下部图案包括面对所述第一电介质层的第一表面以及面对所述堆叠结构的第二表面，所述第二表面与所述第一表面限定了锐角，其中所述第一电介质层包括面对所述堆叠结构的第一部分和面对所述下部图案的第一表面的第二部分，所述第二部分的厚度大于所述第一部分的厚度。
-
公开(公告)号：CN116896879A
公开(公告)日：2023-10-17
申请号：CN202310347388.1
申请日：2023-04-03
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体存储器件可以包括：衬底，包括衬底上由元件隔离层限定的有源区；字线，与有源区交叉并沿第一方向延伸；位线，在衬底上与有源区交叉并沿第二方向延伸；以及位线接触部，直接连接到位线和有源区。位线接触部可以在衬底与位线之间。位线接触部可以包括下位线接触部和上位线接触部，下位线接触部直接连接到有源区，上位线接触部在下位线接触部上并与下位线接触部接触。下位线接触部的上表面在第二方向上的宽度可以大于上位线接触部的下表面在第二方向上的宽度。
-
-
-
-
-
-
-
-
-
Search Results
48
records
(took 0.031 seconds)
