公开(公告)号：CN118693044A

公开(公告)日：2024-09-24

申请号：CN202311510464.2

申请日：2023-11-14

Applicant: 三星电子株式会社

Inventor： 金玟炅 ,  金鹤善 ,  金成吉 ,  朴主美 ,  尹康五 ,  李东镇 ,  李素贤 ,  林浚熙

IPC: H01L23/532 ,  H01L23/48 ,  H01L21/768 ,  H10B41/35 ,  H10B41/50 ,  H10B41/41 ,  H10B43/35 ,  H10B43/40 ,  H10B12/00

Abstract: 一种半导体装置，包括：衬底；衬底上的掺杂区，掺杂区包括第一浓度的第一导电类型的杂质；衬底上的栅极结构；以及电连接到掺杂区的第一接触件，第一接触件包括第一部分、第一部分上的第二部分、以及第二部分上的第三部分，第一部分和第二部分包括多晶硅，第三部分包括至少一种金属材料，并且第二部分包括高于第一浓度的第二浓度的第一导电类型的杂质。

公开(公告)号：CN118284043A

公开(公告)日：2024-07-02

申请号：CN202311265062.0

申请日：2023-09-27

Applicant: 三星电子株式会社

Inventor： 朴主美 ,  李恩英 ,  金成吉

IPC: H10B41/27 ,  H10B41/35 ,  H10B41/41 ,  H10B41/50 ,  H10B43/27 ,  H10B43/35 ,  H10B43/40 ,  H10B43/50

Abstract: 一种半导体器件，包括：半导体衬底；外围电路结构，包括集成在半导体衬底上的外围电路和连接到外围电路的第一接合焊盘；以及单元阵列结构，包括接合到第一接合焊盘的第二接合焊盘。单元阵列结构包括：分离结构，在第一方向上延伸；堆叠，设置在分离结构之间；源极导电图案，设置在堆叠上；竖直结构，穿透堆叠，并且连接到源极导电图案；以及反射结构，与源极导电图案竖直地间隔开，并且与分离结构重叠。堆叠包括竖直且交替地堆叠在彼此的顶部上的层间绝缘层和栅极图案。

公开(公告)号：CN117750770A

公开(公告)日：2024-03-22

申请号：CN202310647814.3

申请日：2023-06-02

Applicant: 三星电子株式会社

Inventor： 梁时荣 ,  金成吉 ,  金柳延 ,  朴主美

IPC: H10B43/27 ,  H10B43/35 ,  H10B43/40

Abstract: 提供了一种三维半导体存储器装置及其制造方法。该三维半导体存储器装置可包括：衬底；衬底上的外围电路结构；以及外围电路结构上的单元阵列结构。单元阵列结构可包括：包括交替地堆叠在彼此上的层间绝缘层和导电图案的堆叠件；堆叠件上的源结构；以及在堆叠件中延伸并且电连接至源结构的底表面的竖直结构。竖直结构可包括沟道层，沟道层包括分别位于在堆叠件中延伸的竖直沟道孔中的第一部分和在堆叠件与源结构之间的区中延伸并且电连接至第一部分的第二部分。