公开(公告)号：CN109545772A

公开(公告)日：2019-03-29

申请号：CN201810466717.3

申请日：2018-05-16

Applicant: 三星电子株式会社

Inventor： 安浚爀 ,  金恩靓 ,  金熙中 ,  李基硕 ,  金奉秀 ,  李明东 ,  韩成熙 ,  黄有商

IPC: H01L23/522 ,  H01L23/528

Abstract: 一种集成电路器件可以包括成对的线结构。每对线结构可以包括在第一水平方向上在衬底之上延伸的一对导电线、以及分别覆盖一对导电线的一对绝缘盖图案。集成电路器件可以包括在成对的线结构之间的导电插塞、以及在成对的绝缘盖图案之间接触导电插塞的顶表面的金属硅化物膜。在垂直于第一水平方向的第二水平方向上，导电插塞可以在成对的导电线之间具有第一宽度并在成对的绝缘盖图案之间具有第二宽度，其中第二宽度大于第一宽度。

公开(公告)号：CN118804587A

公开(公告)日：2024-10-18

申请号：CN202311647139.0

申请日：2023-12-04

Applicant: 三星电子株式会社

Inventor： 李明东 ,  高承甫 ,  金根楠 ,  金钟珉 ,  金熙中 ,  朴台镇 ,  安东赫 ,  李基硕 ,  李敏永 ,  车仁镐

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/10 ,  H10B63/00

Abstract: 一种半导体存储器件包括：在第一方向上延伸并且在与所述第一方向交叉的所述第二方向上彼此间隔开的第一有源图案和第二有源图案。第一有源图案和第二有源图案包括：在第一方向上彼此间隔开的第一边缘部分和第二边缘部分以及位于它们之间的中央部分。位线节点接触位于中央部分上。位线位于位线节点接触上并且在与第一方向和第二方向交叉的第三方向上延伸。第一有源图案和第二有源图案的中央部分在第二方向上被顺序地设置。每个位线节点接触在顶表面的高度处具有第一宽度，在底表面的高度处具有第二宽度，并且在顶表面与底表面之间具有第三宽度，第三宽度小于第一宽度和第二宽度。

公开(公告)号：CN118695582A

公开(公告)日：2024-09-24

申请号：CN202311353200.0

申请日：2023-10-18

Applicant: 三星电子株式会社

Inventor： 金钟珉 ,  宋昊柱 ,  李明东

IPC: H10B12/00

Abstract: 一种制造半导体器件的方法，包括：在衬底上形成缓冲层，该衬底包括多个有源区和多条字线；顺序地堆叠第一导电层和第一绝缘层；通过蚀刻第一绝缘层和第一导电层，形成多个位线结构主体，使得每个位线主体通过多个第一接触部与一个或多个有源区接触；堆叠第一间隔部；通过蚀刻第一间隔部、第一绝缘层和第一导电层来形成多个位线结构扩展部；以及形成多个第二接触部，使得多个第二接触部分别与多个有源区接触。多个位线结构扩展部分别连接到多个位线结构主体，并且在平面图中观察时分别比多个位线结构主体宽。

公开(公告)号：CN118660454A

公开(公告)日：2024-09-17

申请号：CN202410291773.3

申请日：2024-03-14

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  金熙中 ,  朴相在 ,  朴台镇 ,  安浚赫 ,  尹灿植 ,  李明东

IPC: H10B12/00

Abstract: 一种半导体装置包括：有源图案阵列，其包括位于衬底上的有源图案；第一接触结构，其位于每个有源图案的中心部分上；位线结构，其位于第一接触结构上；第二接触结构，其位于每个有源图案的端部；第三接触结构，其位于第二接触结构上；填充图案，其位于位线结构和第三接触结构之间并且包括空隙；以及电容器，其电连接到第三接触结构。有源图案阵列包括在第一方向上彼此间隔开的有源图案行，并且每个有源图案行包括在第二方向上彼此间隔开的有源图案。每个有源图案在第三方向上延伸，并且每个有源图案行中的有源图案在第二方向上对齐。

公开(公告)号：CN118632524A

公开(公告)日：2024-09-10

申请号：CN202410249138.9

申请日：2024-03-05

Applicant: 三星电子株式会社

Inventor： 金根楠 ,  高承甫 ,  金钟珉 ,  金熙中 ,  朴相在 ,  朴台镇 ,  尹灿植 ,  李基硕 ,  李明东

IPC: H10B12/00

Abstract: 一种半导体装置包括有源图案阵列，该有源图案阵列包括有源图案、隔离图案、栅极结构、位线结构以及下接触插塞和上接触插塞。隔离图案覆盖有源图案的侧壁。栅极结构在第一方向上延伸穿过有源图案的上部和隔离图案的上部，并且在第二方向上彼此间隔开。位线结构在有源图案和隔离图案的中心部分上，在第二方向上延伸，并且在第一方向上彼此间隔开。下接触插塞设置在有源图案的端部上。上接触插塞设置在下接触插塞上。有源图案阵列包括有源图案行，有源图案行包括在第一方向上彼此间隔开的有源图案。

公开(公告)号：CN118613048A

公开(公告)日：2024-09-06

申请号：CN202311446843.X

申请日：2023-11-01

Applicant: 三星电子株式会社

Inventor： 金钟珉 ,  李基硕 ,  高承甫 ,  尹灿植 ,  李明东

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/10 ,  H10B63/00 ,  H01L23/528

Abstract: 可以提供一种半导体器件，包括：第一有源图案和第二有源图案，均沿第一方向延伸，并且沿与第一方向交叉的第二方向布置，第一有源图案和第二有源图案中的每一个包括中心部分、第一边缘部分和第二边缘部分；存储节点焊盘，在第一有源图案的第一边缘部分上；以及位线节点接触部，在第一有源图案的中心部分上，其中，位线节点接触部的顶表面位于比存储节点焊盘的顶表面高的水平处。

公开(公告)号：CN110400838B

公开(公告)日：2024-05-28

申请号：CN201910238662.5

申请日：2019-03-27

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  尹灿植 ,  金桐䎸 ,  李明东

IPC: H01L29/423 ,  H01L27/092

Abstract: 公开了一种半导体装置，半导体装置包括：基底，包括第一区域和第二区域；第一栅极图案，位于第一区域的基底上；以及第二栅极图案，位于第二区域的基底上。第一栅极图案包括顺序地堆叠的第一高k介电图案、第一N型含金属图案和第一P型含金属图案。第二栅极图案包括顺序地堆叠的第二高k介电图案和第二P型含金属图案。

公开(公告)号：CN116896869A

公开(公告)日：2023-10-17

申请号：CN202310026104.9

申请日：2023-01-09

Applicant: 三星电子株式会社

Inventor： 金孝燮 ,  李基硕 ,  李明东 ,  金钟珉 ,  金熙中 ,  李志勋 ,  李泓濬

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/10 ,  H10B63/00

Abstract: 提供了半导体存储器装置。所述半导体存储器装置包括：器件隔离图案，设置在基底上以提供第一有源部分和第二有源部分；第一存储节点垫，设置在第一有源部分上；第二存储节点垫，设置在第二有源部分上；垫分离图案，设置在第一存储节点垫与第二存储节点垫之间；字线，设置在基底中以与第一有源部分和第二有源部分交叉；位线，设置在垫分离图案上并与字线交叉；缓冲层，设置在垫分离图案上；以及掩模多晶硅图案，置于缓冲层与位线之间，其中，掩模多晶硅图案的侧表面与位线的侧表面基本对齐，并且掩模多晶硅图案与垫分离图案竖直地叠置。

公开(公告)号：CN109524383B

公开(公告)日：2023-05-30

申请号：CN201811091300.X

申请日：2018-09-18

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  李明东 ,  金熙中 ,  金桐 ,  金奉秀 ,  朴硕韩 ,  安佑松 ,  韩成熙 ,  黄有商

IPC: H01L23/522 ,  H01L23/528 ,  H01L21/768

公开(公告)号：CN109560082A

公开(公告)日：2019-04-02

申请号：CN201811056399.X

申请日：2018-09-11

Applicant: 三星电子株式会社

Inventor： 李明东 ,  李准原 ,  李基硕 ,  金奉秀 ,  朴硕汉 ,  韩成熙 ,  黄有商

IPC: H01L27/108 ,  H01L23/532 ,  H01L21/8242

Abstract: 本公开提供了半导体器件及其制造方法。一种半导体器件包括：衬底，在其中具有沟槽；位线，其位于沟槽中；第一间隔件，其沿着沟槽的一部分和位线的侧表面的至少一部分延伸，并且与位线接触；以及第二间隔件，其布置在第一间隔件上的沟槽中。位线比沟槽更窄，并且第一间隔件包括氧化硅。一种形成半导体器件的方法包括：在衬底中形成沟槽；在第一沟槽中形成宽度小于第一沟槽的宽度的位线；以及形成沿沟槽的一部分延伸并且包括与位线的侧表面的至少一部分接触的氧化硅的第一间隔件；以及在沟槽中的第一间隔件上方形成第二间隔件。