-
公开(公告)号：CN103367401A
公开(公告)日：2013-10-23
申请号：CN201310108221.6
申请日：2013-03-29
Applicant: 三星电子株式会社
IPC: H01L29/10 , H01L29/423
CPC classification number: H01L29/7827 , H01L27/04 , H01L29/41766 , H01L29/4236 , H01L29/78 , H01L29/785
Abstract: 本发明提供了晶体管、半导体器件以及半导体模块，具体提供了一种包括埋设的单元阵列晶体管的半导体器件和包括该半导体器件的电子器件。所述半导体器件包括衬底中的场区，并且场区限定了有源区。第一源极/漏极区和第二源极/漏极区处于有源区中。栅极沟槽处于第一源极/漏极区和第二源极/漏极区之间，并且处于有源区和场区中。栅极结构处于栅极沟槽内。栅极结构包括栅极电极、栅极电极上的绝缘栅极加盖图案、栅极电极与有源区之间的栅极电介质以及绝缘栅极加盖图案与有源区之间的含金属绝缘材料层。
-
公开(公告)号：CN103367369A
公开(公告)日：2013-10-23
申请号：CN201310103506.0
申请日：2013-03-28
Applicant: 三星电子株式会社
IPC: H01L27/115
CPC classification number: H01L29/7831 , G11C11/403 , G11C11/40615 , G11C11/4097 , G11C2207/2227 , H01L27/105 , H01L27/115
Abstract: 各半导体存储器件可以包括：写入晶体管，其包括用于控制第一源极/漏极端子的第一写入栅极和用于控制沟道区的第二写入栅极；以及读取晶体管，其包括与所述写入晶体管的第一源极/漏极端子连接的存储节点栅极。所述第一写入栅极可以具有第一功函数，并且所述第二写入栅极可以具有与所述第一功函数不同的第二功函数。所述写入晶体管的第一源极/漏极端子可以不具有PN结。
-
公开(公告)号：CN102315218A
公开(公告)日：2012-01-11
申请号：CN201110183551.2
申请日：2011-06-30
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/78 , H01L29/41 , H01L23/528
CPC classification number: H01L27/088 , H01L23/535 , H01L27/0207 , H01L29/0649 , H01L29/0847 , H01L29/42376 , H01L29/4238 , H01L29/4933 , H01L29/7833
Abstract: 本发明提供四晶体管布局、集成电路场效应晶体管和半导体器件。四晶体管布局可以包括定义有源区的隔离区，该有源区沿不同的第一方向和第二方向延伸。四个晶体管的公共源区从有源区的中心沿第一方向和第二方向两者延伸以定义有源区的在公共源区之外的四个象限。提供四个漏区，各个漏区在所述四个象限的相应一个中且与公共源区间隔开。最后，提供四个栅电极，各个栅电极在四个象限的相应一个中在公共源区与四个漏区中的相应一个之间。各个栅电极包括顶点以及第一延伸部分和第二延伸部分，该第一延伸部分从该顶点沿第一方向延伸，该第二延伸部分从该顶点沿第二方向延伸。
-
公开(公告)号：CN102074573A
公开(公告)日：2011-05-25
申请号：CN201010541311.0
申请日：2010-11-12
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L27/092 , H01L21/762
CPC classification number: H01L21/823481 , H01L21/76229 , H01L21/823425
Abstract: 本发明公开了一种具有器件隔离结构的半导体器件。示例半导体器件包括：沟槽，形成在半导体基底中，以限定有源区；填充介电层，设置在沟槽中；氧化物层，设置在填充介电层和沟槽之间；氮化物层，设置在氧化物层和填充介电层之间；阻挡层，设置在氧化物层和氮化物层之间。
-
公开(公告)号：CN113224063B
公开(公告)日：2025-05-09
申请号：CN202110074133.3
申请日：2021-01-20
Applicant: 三星电子株式会社
Abstract: 半导体存储器装置可以包括在第一方向上彼此间隔开的第一电极和第二电极以及与第一电极和第二电极两者接触的第一半导体图案。第一半导体图案可以包括在第一方向上顺序地设置的第一子半导体图案至第四子半导体图案。第一子半导体图案和第四子半导体图案可以分别与第一电极和第二电极接触。第一子半导体图案和第三子半导体图案可以具有第一导电类型，第二子半导体图案和第四子半导体图案可以具有与第一导电类型不同的第二导电类型。第一子半导体图案至第四子半导体图案中的每一个可以包括过渡金属和硫族元素。
-
Patent Agency Ranking
公开(公告)号：CN113224063A
公开(公告)日：2021-08-06
申请号：CN202110074133.3
申请日：2021-01-20
Applicant: 三星电子株式会社
IPC: H01L27/11517 , H01L27/11526 , H01L27/11551
Abstract: 半导体存储器装置可以包括在第一方向上彼此间隔开的第一电极和第二电极以及与第一电极和第二电极两者接触的第一半导体图案。第一半导体图案可以包括在第一方向上顺序地设置的第一子半导体图案至第四子半导体图案。第一子半导体图案和第四子半导体图案可以分别与第一电极和第二电极接触。第一子半导体图案和第三子半导体图案可以具有第一导电类型，第二子半导体图案和第四子半导体图案可以具有与第一导电类型不同的第二导电类型。第一子半导体图案至第四子半导体图案中的每一个可以包括过渡金属和硫族元素。
-
公开(公告)号：CN107256889B
公开(公告)日：2021-05-18
申请号：CN201710696917.3
申请日：2013-03-29
Applicant: 三星电子株式会社
IPC: H01L29/417 , H01L29/423 , H01L29/78
Abstract: 本发明提供了晶体管、半导体器件以及半导体模块，具体提供了一种包括埋设的单元阵列晶体管的半导体器件和包括该半导体器件的电子器件。所述半导体器件包括衬底中的场区，并且场区限定了有源区。第一源极/漏极区和第二源极/漏极区处于有源区中。栅极沟槽处于第一源极/漏极区和第二源极/漏极区之间，并且处于有源区和场区中。栅极结构处于栅极沟槽内。栅极结构包括栅极电极、栅极电极上的绝缘栅极加盖图案、栅极电极与有源区之间的栅极电介质以及绝缘栅极加盖图案与有源区之间的含金属绝缘材料层。
-
公开(公告)号：CN106935508B
公开(公告)日：2020-12-15
申请号：CN201610829464.2
申请日：2016-09-18
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L21/28 , H01L29/78 , H01L29/423
Abstract: 本发明提供了具有栅极的半导体器件和形成该半导体器件的方法。该方法包括形成栅电介质、在栅电介质上形成第一导电材料层、在第一导电材料层上形成源材料层、和通过执行热处理工艺将源材料层中包含的第一元素扩散到第一导电材料层中以形成掺杂材料层。
-
公开(公告)号：CN111725314A
公开(公告)日：2020-09-29
申请号：CN201910987953.4
申请日：2019-10-17
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/10 , H01L27/088
Abstract: 提供了具有多方向沟道和拥有增加的有效宽度的栅极的多方向沟道晶体管、以及包括该多方向沟道晶体管的半导体器件，其中该多方向沟道晶体管包括：至少一个鳍，在衬底上的有源区上，并且与在第一方向上延伸的凹陷相邻设置；栅线，在交叉第一方向的第二方向上延伸，并且覆盖所述至少一个鳍和凹陷的至少一部分；源/漏区，在栅线两侧处的有源区上；以及沟道区，在源/漏区之间在栅线下方的有源区中，其中第一方向与第二方向斜交，并且栅线下方的电介质膜在所述至少一个鳍和凹陷两者上具有基本相同的厚度。
-
公开(公告)号：CN108695327A
公开(公告)日：2018-10-23
申请号：CN201810326639.7
申请日：2018-04-12
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
Abstract: 提供了一种半导体器件及制造其的方法。具有衬底的半导体器件可以包括下半导体层、在下半导体层上的上半导体层、以及在下半导体层与上半导体层之间的掩埋绝缘层。第一沟槽可以在上半导体层中，具有在掩埋绝缘层之上的最下表面，凹入第一沟槽中的第一导电图案。第二沟槽可以在下半导体层、掩埋绝缘层和上半导体层中。第二导电图案可以在第二沟槽中，并且第一源极/漏极区可以在第一导电图案与第二导电图案之间的上半导体层中。
-
-
-
-
-
-
-
-
-
Search Results
43
records
(took 0.026 seconds)
