公开(公告)号：CN108986860B

公开(公告)日：2023-09-22

申请号：CN201810558596.5

申请日：2018-06-01

Applicant: 三星电子株式会社

Inventor： 朴廷埈 ,  任政燉 ,  郑秉勳 ,  金恩智 ,  申知娟 ,  崔荣暾

IPC: G11C16/06 ,  G11C16/34 ,  H03K3/017

Abstract: 本发明提供一种非易失性存储器，所述非易失性存储器包括：时钟引脚，被配置成在占空比修正电路训练周期期间接收外部时钟信号；多个存储器芯片，被配置成基于外部时钟信号对内部时钟信号执行占空比修正操作，所述多个存储器芯片被配置成在训练周期期间并行地执行占空比修正操作；以及输入/输出引脚，共同连接到所述多个存储器芯片，其中所述多个存储器芯片中的每一者包括：占空比修正电路(DCC)，被配置成对内部时钟信号执行占空比修正操作；以及输出缓冲器，连接在占空比修正电路的输出端子与输入/输出引脚之间。

公开(公告)号：CN115642154A

公开(公告)日：2023-01-24

申请号：CN202210754158.2

申请日：2022-06-28

Applicant: 三星电子株式会社

Inventor： 朴珍宽 ,  金壮厚 ,  朴沦石 ,  成侑昶 ,  俞昌植 ,  任政燉

IPC: H01L27/02 ,  H10N97/00

Abstract: 一种集成电路包括：T型线圈，形成在第一金属层中，其中，T型线圈可以包括：第一电感器，连接到第一端子和第二端子；以及第二电感器，连接到第二端子和第三端子，其中，第一电感器和第二电感器可以分别包括第一图案和第二图案，第一图案和第二图案从第一金属层中的第二端子沿第一方向彼此平行地延伸，并且其中，第一图案和第二图案可以形成T型线圈的桥式电容器。

公开(公告)号：CN107274922B

公开(公告)日：2022-07-05

申请号：CN201710203098.4

申请日：2017-03-30

Applicant: 三星电子株式会社

Inventor： 姜大云 ,  任政燉 ,  郑秉勋 ,  崔荣暾

IPC: G11C7/10

Abstract: 一种非易失性存储器设备包括第一存储器结构。第一存储器结构包括可经由第一信道连接到外部存储器控制器的第一至第N存储器裸片。M是等于或大于2的自然数。第一至第N存储器裸片的至少一者被配置为用作在数据写入操作被对于第一至第N存储器裸片之一执行的同时执行裸片上端接(ODT)操作的第一代表性裸片。

公开(公告)号：CN113936722A

公开(公告)日：2022-01-14

申请号：CN202110576998.X

申请日：2021-05-26

Applicant: 三星电子株式会社

Inventor： 李善奎 ,  任政燉 ,  尹治元 ,  郑秉勳

IPC: G11C16/04 ,  G11C8/08 ,  G11C7/12

Abstract: 提供了支持高效率I/O接口的非易失性存储器装置。所述非易失性存储器装置包括：第一针脚，接收第一信号；第二针脚，接收第二信号；第三针脚，接收第三信号；第四针脚，接收写入使能信号；存储器单元阵列；以及存储器接口电路，在第一模式下从第三信号获得命令、地址和数据，并且在第二模式下从第一信号和第二信号获得命令和地址并从第三信号获得数据。在第一模式下，存储器接口电路从第三信号获得命令，并且从第三信号获得地址。在第二模式下，存储器接口电路从第一信号和第二信号获得命令，并且从第一信号和第二信号获得地址。

公开(公告)号：CN113625940A

公开(公告)日：2021-11-09

申请号：CN202110356638.9

申请日：2021-04-01

Applicant: 三星电子株式会社

Inventor： 金东成 ,  李将雨 ,  李善奎 ,  尹治元 ,  任政燉

IPC: G06F3/06 ,  G11C29/42

Abstract: 公开了存储装置和存储装置的重新训练方法。所述存储装置包括NVM封装件和控制器，控制器通过通道连接到NVM封装件，并且控制NVM封装件的操作。NVM封装件包括接口芯片、第一NVM装置和第二NVM装置，第一NVM装置通过第一内部通道连接到接口芯片，第二NVM装置通过第二内部通道连接到接口芯片。接口芯片响应于从控制器接收的操作请求来选择第一内部通道，并且将第一内部通道连接到所述通道。接口芯片还确定是否需要与第二内部通道有关的重新训练，并且在需要重新训练时将重新训练请求发送到控制器。

公开(公告)号：CN112447213A

公开(公告)日：2021-03-05

申请号：CN202010616297.X

申请日：2020-06-30

Applicant: 三星电子株式会社

Inventor： 李俊夏 ,  李善奎 ,  任政燉 ,  郑秉勋

IPC: G11C7/10

Abstract: 提供了一种具有减少的校准时间的多芯片封装件及其阻抗控制(ZQ)校准方法。所述多芯片封装件的主芯片通过使用ZQ电阻器来执行第一ZQ校准操作，然后其他从芯片基于与所述主芯片的DQ焊盘的一一对应关系通过使用所述主芯片的DQ焊盘的终端电阻值同时针对所述从芯片的数据输入/输出(DQ)焊盘执行第二ZQ校准操作。所述多芯片封装件通过执行两个ZQ校准操作来完成ZQ校准，从而减少了ZQ校准时间。

公开(公告)号：CN109753456A

公开(公告)日：2019-05-14

申请号：CN201810933069.8

申请日：2018-08-16

Applicant: 三星电子株式会社

Inventor： 金恩智 ,  朴廷埈 ,  任政燉 ,  郑秉勋 ,  崔荣暾

IPC: G06F13/16 ,  G06F13/20

Abstract: 一种存储器器件包括：第一存储器芯片，其包括第一裸芯上终止电路ODT，该第一裸芯上终止电路包括第一ODT电阻器；第二存储器芯片，其包括第二裸芯上终止电路ODT，该第二裸芯上终止电路包括第二ODT电阻器；至少一个接收至少一个芯片使能信号的芯片使能信号引脚，其中该至少一个芯片使能信号选择性地使能第一存储器芯片和第二存储器芯片中的至少一个；以及被共同连接到第一存储器芯片和第二存储器芯片的ODT引脚，其接收ODT信号，其中该ODT信号定义了针对第一ODT电路和第二ODT电路中的至少一个的使能时段，并且响应于该ODT信号和该至少一个芯使能信号，使能第一ODT电阻器和第二ODT电阻器中的一个以终止由第一存储器芯片和第二存储器芯片中的至少一个接收的信号。

公开(公告)号：CN108877853A

公开(公告)日：2018-11-23

申请号：CN201810466576.5

申请日：2018-05-16

Applicant: 三星电子株式会社

Inventor： 金恩智 ,  朴廷埈 ,  任政燉 ,  郑秉勋 ,  崔荣暾

IPC: G11C7/10

CPC classification number: G11C29/025 ,  G11C5/063 ,  G11C7/1048 ,  G11C29/028

Abstract: 非易失性存储器(NVM)器件包括数据引脚、控制引脚、片内终结(ODT)引脚以及共同连接到所述数据引脚和所述控制引脚的多个NVM存储器芯片。所述NVM芯片中的第一NVM芯片包括ODT电路。所述第一NVM芯片基于通过所述控制引脚接收的控制信号和通过所述ODT引脚接收的ODT信号来确定ODT写入模式和ODT读取模式中的一个，在所述ODT写入模式期间使用ODT电路在数据引脚上执行ODT，并在所述ODT读取模式期间使用ODT电路在控制引脚上执行ODT。

公开(公告)号：CN107424643A

公开(公告)日：2017-12-01

申请号：CN201710300843.7

申请日：2017-05-02

Applicant: 三星电子株式会社

Inventor： 任政燉 ,  S.卡塔尔 ,  金贤真

IPC: G11C7/06 ,  G11C7/12

CPC classification number: G11C16/28 ,  G11C7/062 ,  G11C7/067 ,  G11C7/12 ,  G11C16/0483 ,  G11C16/24 ,  H01L27/11582 ,  G11C7/06

Abstract: 提出了一种单端读出放大器以及包括该单端读出放大器的存储器设备。读出和放大存储单元的数据的读出放大器可以包括：预充电电路，采用电源电压来对连接到存储单元并且提供读出电压的数据线以及提供参考电压的参考线进行预充电；参考电压生成电路，通过基于参考电流对参考线放电来生成参考电压，并且基于存储单元的数据来调整参考电流的量；以及比较器，比较读出电压和参考电压并且输出比较结果作为存储单元的数据。