公开(公告)号：CN118538771A

公开(公告)日：2024-08-23

申请号：CN202410670566.9

申请日：2024-05-28

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  周扬淇 ,  肖宇凡

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明涉及一种集成三沟道的非对称沟槽SiC MOSFET器件，属于半导体器件技术领域。本发明在传统非对称沟槽SiC MOSFET器件的基础上，改变P+屏蔽层结构，将其一部分转化为沟槽源极，将右侧P‑base区变成源沟槽N+源区与P‑base区，P‑base区耗尽层电荷使能带发生弯曲，在SiC/SiO2界面处形成一个从JFET区到N+源区的低电子势垒，从而集成LBD二极管。另外，通过集成平面MOSFET增加了额外的电流通路，减小JFET宽度来抑制由于漏致势垒降低效应产生的反向耐压漏电流，在减小导通电阻的同时，减小JFET区和栅氧化层接触面积，缩小栅漏电容，降低栅极电荷和开关损耗。

公开(公告)号：CN118263322A

公开(公告)日：2024-06-28

申请号：CN202410349902.X

申请日：2024-03-26

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  周扬淇 ,  肖宇凡 ,  高升 ,  黄义

IPC: H01L29/78 ,  H01L29/16

Abstract: 本发明涉及一种集成嵌入式源沟道低势垒二极管的非对称沟槽SiC‑MOSFET器件，属于半导体功率器件技术领域。本发明通过在传统非对称沟槽SiC‑MOSFET器件的P+屏蔽区中刻蚀一个源极沟槽多晶硅和源极N+区，同时在沟槽源极旁引入低势垒的P‑base沟道，P‑base耗尽层电荷使能带发生弯曲，从而在SiC/SiO2界面处形成由JFET区指向N+源区的LBD。LBD开启压降为1.9V，约为PN结体二极管的2/3。通过LBD对空穴的抑制作用消除双极退化效应。此外，本发明将部分沟槽栅变为虚拟栅，减小栅极覆盖漂移区的面积，降低栅漏电荷和反馈电容，提高了器件的开关速度，降低了开关损耗。

公开(公告)号：CN117423745A

公开(公告)日：2024-01-19

申请号：CN202311391516.9

申请日：2023-10-25

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  何玉婷 ,  段祖兵 ,  刘挺 ,  杨虹

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/06

Abstract: 本发明涉及一种具有L型衬底辅助栅的LDMOS器件，属于半导体器件领域。该LDMOS器件主要包括衬底，埋氧层，以及在埋氧层表面形成的栅极控制区和LDMOS导电区。其中栅极控制区包括一L型辅助栅P+区、二氧化硅隔离层和传统栅极区；LDMOS导电区包括P‑body区、第一源极N+区、源极P+区、第二源极N+区、N型漂移区、漏极buffer区和漏极P+区。栅极控制区和LDMOS导电区通过二氧化硅隔离层相隔离。本发明解决了传统MOSFET的比导通电阻和击穿电压之间存在的硅极限关系，并打破了硅极限，极大地提高了器件的Baliga优值FOM，从而降低了器件的导通损耗。

公开(公告)号：CN116469937A

公开(公告)日：2023-07-21

申请号：CN202310440550.4

申请日：2023-04-23

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  段祖兵 ,  何玉婷

IPC: H01L29/78 ,  H01L29/417 ,  H01L29/06

Abstract: 本发明涉及一种具有L型漏极的鳍式LDMOS器件，属于半导体技术领域。该器件结构特征在于其漏极采用重掺杂L型结构，延伸至二氧化硅埋层；其漂移区由中间的延伸超结槽栅区和LDMOS导电区组成，并利用二氧化硅隔离层将延伸超结槽栅区与LDMOS导电区分离。延伸超结槽栅区由槽栅P+区、槽栅P‑区、槽栅N+区、槽栅P区、槽栅P+区组成；LDMOS导电区由源极P+区、源极N+区、P‑well区、漂移区、漏极和延伸漏极ED组成。本发明在保证获得较高的击穿电压下，能够大幅降低器件的比导通电阻和增大器件的跨导，最终提高器件的Baliga优值FOM，并打破了硅极限。

公开(公告)号：CN113488525B

公开(公告)日：2023-05-26

申请号：CN202110745217.5

申请日：2021-07-01

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  秦海峰 ,  王礼祥 ,  王玉婵 ,  许峰 ,  黄义 ,  张红升

IPC: H01L29/06 ,  H01L29/78

Abstract: 本发明涉及一种具有电荷积累效应的超结EA‑SJ‑FINFET器件，属于半导体技术领域。该器件由控制区和LDMOS导电区组成，控制区由源栅隔离氧化层、控制区的P‑body、控制区的P型外包区、控制区的漏极N‑buffer区、漏极P+区组成，LDMOS导电区由源极金属Al、源极P+区、源极N+区、P‑body、漂移区、漏极N‑buffer区、漏极N+区组成。本发明器件在传统FINFET器件的结构上，通过使用电荷积累效应和超结技术，提高了器件的击穿电压和跨导最大值，大幅降低了器件的比导通电阻，最终提高了器件的Baliga优值FOM，并打破了硅极限。

公开(公告)号：CN112242449B

公开(公告)日：2023-04-18

申请号：CN202011120170.5

申请日：2020-10-19

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  秦海峰 ,  王礼祥 ,  许峰 ,  黄义

IPC: H01L29/861 ,  H01L29/868 ,  H01L29/06

Abstract: 本发明涉及一种基于SiC衬底沟槽型MPS二极管元胞结构，属于半导体技术领域。该器件在传统MPS器件的基础上，引入沟槽SiO2介质区和P型保护环，具有优点：(1)在正向导通单极性导电模式下，沟槽SiO2介质区和P型保护环对电子具有阻挡作用，阻碍电子直接流向肖特基接触区，使得电子在P+发射区下方不断地积累，P+N‑结达到开启电压后向N‑低浓度外延层注入空穴，器件进入双极性导电模式从而有效抑制电压回跳现象，最终消除snapback效应。(2)在反向击穿时，沟槽SiO2介质区和P型保护环屏蔽肖特基结的表面电场，将表面最大电场引入体内，使器件在体内发生击穿，从而减小器件的反向漏电流。

公开(公告)号：CN114927569A

公开(公告)日：2022-08-19

申请号：CN202210553866.X

申请日：2022-05-20

Applicant: 重庆邮电大学

Inventor： 黄义 ,  王学成 ,  王礼祥 ,  王琦 ,  陈伟中 ,  严文生 ,  张楠 ,  张红升

IPC: H01L29/739 ,  H01L29/06

Abstract: 本发明涉及一种具有双沟槽的4H‑SiC横向绝缘栅双极型晶体管器件，属于功率半导体器件技术领域。该器件包括沟槽氧化层、N‑drift区、轻掺杂P‑epi层、重掺杂P+epi层、N型4H‑SiC衬底、P‑base区、N+注入区、P+注入区Ⅰ、P+注入区Ⅱ、N‑buffer区、金属衬底电极、金属集电极、金属发射极、栅极氧化层和多晶硅沟槽栅。本发明基于高可靠性的N型4H‑SiC衬底，深入漂移区的氧化层沟槽在器件正向阻断时辅助耗尽漂移区、同时减小了发射极和集电极之间的寄生电容；延伸到P‑epi层的沟槽栅结构提高了器件的栅氧可靠性，并且与其他器件隔离，简化了制造工艺。

公开(公告)号：CN114464615A

公开(公告)日：2022-05-10

申请号：CN202210032624.6

申请日：2022-01-12

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  林徐葳 ,  秦海峰 ,  魏子凯 ,  张红升

IPC: H01L27/06 ,  H01L29/06

Abstract: 本发明涉及一种集成自偏置pMOS低关断损耗的SJ‑LIGBT器件，属于半导体技术领域。本发明：(1)自偏置pMOS包含P+漏极﹑N型区﹑P+源极﹑金属栅极与槽栅短接，无需额外栅信号控制。pMOS源极与LIGBT漂移区短接。(3)正向导通时，pMOS的栅源电压VGS,P随集电极电压变化，当VGS,P>VTH,自偏置pMOS自动关断，当VGS,P

公开(公告)号：CN109920840B

公开(公告)日：2022-02-11

申请号：CN201910213984.4

申请日：2019-03-20

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  黄垚 ,  李顺 ,  黄义 ,  贺利军

IPC: H01L29/06 ,  H01L29/739 ,  H01L27/06

Abstract: 本发明涉及一种具有L型SiO2隔离层的复合型RC‑LIGBT器件，以L型SiO2隔离层为界，分为LDMOS区和LIGBT区，工作过程中具有以下优点：(1)降低了器件电场尖峰，避免了在器件表面提前击穿，从而提高了击穿电压；(2)在正向导通时三种模式的转换过程中器件处于平稳过度状态，无电流突变情况；(3)在反向导通时，LDMOS区独立工作，N‑Collector提供电子，发射极反向偏压下P‑body直接注入空穴到漂移区，赋予器件逆向双极模式的导通能力。经过相同参数条件下经仿真验证，本发明复合型RC‑LIGBT器件的击穿电压提高到206.05V；无Snapback现象、同时还具有反向导通能力。

公开(公告)号：CN113921611A

公开(公告)日：2022-01-11

申请号：CN202111139200.1

申请日：2021-09-26

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  周铸 ,  秦海峰

IPC: H01L29/78 ,  H01L29/06

Abstract: 本发明涉及一种具有双侧面超结槽栅LDMOS器件，属于半导体技术领域。该器件由双侧面超结槽栅区和LDMOS导电区组成，利用二氧化硅隔离层将双侧面超结槽栅区和LDMOS导电区分离，双侧面超结槽栅区由槽栅P+接触区、P型辅助耗尽区、漏极N‑buffer区、漏极N+区、漏极P+区组成，LDMOS导电区由源极P+区、源极N+区、P‑body、漂移区、漏极N‑buffer区、漏极N+区组成。本发明在传统LDMOS器件结构上，使用双侧面超结槽栅技术，在保证获得较高的击穿电压下，能够大幅降低器件的比导通电阻和增大器件的跨导，最终提高器件的Baliga优值FOM，并打破了硅极限。