一种沟槽IGBT芯片
    21.
    发明公开

    公开(公告)号:CN109755300A

    公开(公告)日:2019-05-14

    申请号:CN201811435318.7

    申请日:2018-11-28

    Abstract: 本发明公开了一种沟槽IGBT芯片,包括:N型衬底;多个条形沟槽栅极,其沿N型衬底表面延伸且平行分布;多个辅助栅极,其垂直于条形沟槽栅极的长度方向,以将多个条形沟槽栅极之间的区域隔离为多个有源区和多个陪区,有源区和陪区交替排列;其中,有源区设置有N+区、P+区、P阱区和N阱区:陪区未设置N+区、P+区、P阱区和N阱区;发射极金属层,其与N+区和P+区接触。本发明可以通过在沟槽IGBT芯片单胞内有源区和陪区之间引入辅助栅极,从而对有源区和陪区两者间进行有效隔离,避免二者之间工作中相互干扰,进而可以分别对有源区和陪区有针对性设计以实现芯片性能的总体优化。

    沟槽台阶栅IGBT芯片的制作方法

    公开(公告)号:CN108831832A

    公开(公告)日:2018-11-16

    申请号:CN201810426659.1

    申请日:2018-05-07

    Abstract: 本发明公开了一种沟槽台阶栅IGBT芯片的制作方法,包括:在晶圆基片的上表面形成第一氧化层;将N型杂质注入到晶圆基片中,并使其扩散第一结深形成N阱;将P型杂质注入到N阱中,并使其扩散第二结深形成P阱;对第一氧化层上的第一预设位置以及与第一预设位置下方对应的P阱、N阱以及N阱下方晶圆基片进行刻蚀,形成沟槽;去除剩余的第一氧化层,并在P阱上表面和沟槽内表面形成第一厚度的第二氧化层;刻蚀掉P阱上表面和沟槽中的预设沟槽上部内表面的第二氧化层,并在对应的位置形成第二厚度的第三氧化层;在沟槽内填充多晶硅,形成具有台阶形貌的沟槽栅极。本发明实现在提升IGBT芯片电流密度的同时还优化了芯片的电学性能和可靠性。

    一种功率半导体
    24.
    发明公开

    公开(公告)号:CN107564954A

    公开(公告)日:2018-01-09

    申请号:CN201610503258.2

    申请日:2016-06-30

    Abstract: 一种功率半导体,包括:衬底;形成在衬底中的第一导电区域,第一导电区域中形成有具有第一导电类型的源极区;形成在衬底一表面的栅氧化层,栅极氧化层与源极区接触;形成在栅氧化层上的第一多晶硅层;其中,栅氧化层内部形成有第二多晶硅层,第二多晶硅层的一端位于第一导电区域上方,另一端与功率半导体的元胞右边缘对齐。该功率半导体的栅氧化层内部形成有浮空多晶硅层,因此在栅氧化层内部形成了场板结构,提高了器件的耐压性能,使得增强型载流子层的掺杂浓度及元胞之间的距离可以进一步增大,减小了器件的基区电阻及JFET区电阻,从而降低了通态压降,并实现了通态压降与耐压的良好折中。

    一种沟槽栅IGBT器件
    25.
    发明公开

    公开(公告)号:CN106783952A

    公开(公告)日:2017-05-31

    申请号:CN201611207993.5

    申请日:2016-12-23

    CPC classification number: H01L29/7398 H01L29/0642 H01L29/7397

    Abstract: 本发明公开了一种沟槽栅IGBT器件,包括从上到下依次设置的发射极层、N型漂移层、N型缓冲层、P+电极层,在所述N型漂移层中设置有与所述发射极层连接的P阱和浮空P阱,所述P阱两侧设置有多晶硅栅,在所述浮空P阱上与所述多晶硅栅层相邻的一侧设置有假栅,所述假栅用于将所述浮空P阱与所述多晶硅栅层分隔开。所述沟槽栅IGBT器件,通过在所述浮空P阱上与所述多晶硅栅层相邻的一侧设置假栅,将所述浮空P阱与所述多晶硅栅层分隔开,有效地减小了IGBT器件在开通过程中栅极电压过冲,从而降低了器件的开通损耗和EMI,获得更好的开关特性和可靠性。

    集成于IGBT芯片的温度传感器及其制造方法

    公开(公告)号:CN111735549A

    公开(公告)日:2020-10-02

    申请号:CN201910228653.8

    申请日:2019-03-25

    Abstract: 本申请公开了一种集成于IGBT芯片的温度传感器、IGBT芯片及其制造方法,在IGBT芯片的多晶硅沟槽栅中通过掺杂的方式形成多晶硅二极管,利用测量多晶硅二极管的正向压降来监测芯片的温度变化,并且沟槽栅和IGBT芯片之间设置有栅氧化层,栅氧化层108将多晶硅层101和IGBT芯片的元胞区完全隔离,且温度传感器设置于芯片的陪区(dummy),避免了温度传感器与IGBT元胞区在工作状态下的相互干扰,因此大大简化了二者之间的隔离设计。同时,通过将二极管内建在IGBT芯片的沟槽内部,避免了对芯片表面平整度的影响,可以实现芯片表面低线宽的光刻技术,有利于芯片元胞区致密化设计。

    一种功率半导体
    29.
    发明公开

    公开(公告)号:CN107564952A

    公开(公告)日:2018-01-09

    申请号:CN201610502531.X

    申请日:2016-06-30

    Abstract: 一种功率半导体,包括:衬底;形成在衬底中的第一导电区域,第一导电区域中形成有具有第一导电类型的源极区;形成在衬底一表面的栅氧化层,栅氧化层与源极区接触,其中,栅氧化层具有多种厚度,并且随着与第一导电区域之间距离的增大,栅氧化层的厚度呈现逐渐增大的趋势;形成在栅氧化层上的多晶硅层。相较于现有的功率半导体,该功率半导体更加平整,其工艺(记号对准、光刻及刻蚀等)难度得到有效降低,这样也就有助于提高功率半导体器件的性能以及芯片封装功能的可靠性。

    倒台面栅IGBT结构及其制作方法

    公开(公告)号:CN107507860A

    公开(公告)日:2017-12-22

    申请号:CN201610414894.8

    申请日:2016-06-14

    Abstract: 本发明提供一种倒台面栅IGBT结构,包括:半导体衬底和元胞区;元胞区包括位于半导体衬底表面内的第一基区、第二基区、位于第一基区中的第一源区、位于第二基区中的第二源区和位于第一基区与第二基区之间的倒台面,倒台面为上宽下窄结构,倒台面下部位于半导体衬底内,上部与半导体衬底表面相平齐,半导体衬底表面在部分第一源区和部分第二源区之间覆盖有氧化层,且倒台面被氧化层填充。上述IGBT结构通过保持沟道上方的氧化层厚度不变,增大第一基区与第二基区之间氧化层的厚度来实现在保持阈值电压不变的同时,大幅减小栅集寄生电容,以降低IGBT开关过程中的电磁干扰。

Patent Agency Ranking