公开(公告)号：CN101068019A

公开(公告)日：2007-11-07

申请号：CN200710087896.1

申请日：2007-03-21

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  浅见良信 ,  高野圭惠 ,  古野诚

IPC: H01L27/115 ,  H01L29/788 ,  H01L29/49 ,  H01L29/423

CPC classification number: H01L27/105 ,  G11C16/0416 ,  G11C16/0433 ,  G11C16/0483 ,  H01L21/28273 ,  H01L27/11526 ,  H01L27/11529 ,  H01L29/42324 ,  H01L29/66825 ,  H01L29/7883

Abstract: 一种具有优越的写入和电荷保持特性的非易失半导体存储器件，其包括：半导体衬底，其中，在以一定间隔形成的一对杂质区之间形成沟道形成区；以及位于所述半导体衬底的上层部分之上的第一绝缘层、浮置栅极、第二绝缘层和控制栅极。形成所述浮置栅极的半导体材料的能带隙优选小于所述半导体衬底的能带隙。例如，形成所述浮置栅极的半导体材料的能带隙比所述半导体衬底中的所述沟道形成区的能带隙小0.1eV或小得更多。这是因为，通过使所述浮置栅电极的导带的底部能级降至低于所述半导体衬底中的所述沟道形成区的底部能级，改善了电荷注入和电荷保持特性。

公开(公告)号：CN1875488A

公开(公告)日：2006-12-06

申请号：CN200480031814.6

申请日：2004-10-25

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  前川慎志 ,  古野诚 ,  中村理 ,  今井馨太郎

IPC: H01L29/786 ,  H01L21/336 ,  H01L21/768 ,  H01L21/288 ,  H01L21/3205 ,  G02F1/1368

CPC classification number: H01L33/08 ,  G02F1/1368 ,  G02F2001/136295 ,  H01L21/76838 ,  H01L27/12 ,  H01L27/1285 ,  H01L27/1292 ,  H01L29/66765 ,  H01L2924/0002 ,  Y10T428/24421 ,  H01L2924/00

Abstract: 采用能够选择性地形成图案的方法，形成构成引线或电极的导电层、以及诸如用于形成预定图案的掩膜等制造显示面板所需的图案中的至少一个或多个，以制造液晶显示设备。能够通过依照具体的对象选择性地排放合成物的微滴来形成预定图案的微滴排放法在形成导电层、绝缘层等时用作能够选择性地形成图案的方法。

公开(公告)号：CN1577024A

公开(公告)日：2005-02-09

申请号：CN200410069693.6

申请日：2004-07-19

Applicant: 株式会社半导体能源研究所

Inventor： 小山润 ,  今井馨太郎 ,  前川慎志 ,  古野诚 ,  中村理 ,  山崎舜平

IPC: G02F1/136 ,  H01L29/786 ,  H05B33/00 ,  G09F9/00

CPC classification number: G09G3/3266 ,  G02F1/1368 ,  G09G3/3648 ,  G09G3/3677 ,  G09G2300/0408 ,  G09G2300/0417 ,  G09G2300/0426 ,  G09G2300/0842 ,  G09G2300/0861 ,  G09G2310/04 ,  G09G2320/0223 ,  G09G2320/043 ,  G09G2330/021

Abstract: 当象素和信号线驱动器电路由半－非晶TFT组成时，驱动象素的幅度需要变得更大，并且需要高的电源电压。高的电源电压增加了局部驱动时的功耗。根据本发明，为了减少功耗，栅信号线驱动器电路存储每个栅信号线是否用于显示图象的数据，因此停止驱动不需要被驱动的栅信号线。

公开(公告)号：CN101369541B

公开(公告)日：2013-06-19

申请号：CN200810210498.9

申请日：2008-08-14

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  手塚祐朗 ,  鸟海聪志 ,  古野诚 ,  神保安弘 ,  大力浩二 ,  桑原秀明

IPC: H01L21/336 ,  H01L21/205

CPC classification number: H01L29/78696 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/67207 ,  H01L27/1288 ,  H01L29/04 ,  H01L29/41733 ,  H01L29/4908 ,  H01L29/66765 ,  H01L29/78678

Abstract: 本发明的目的在于提供一种质量良好的微晶半导体膜的制造方法。本发明的技术要点如下：在栅电极上形成栅极绝缘膜之后，为了提高在成膜初期中形成的微晶半导体膜的品质，在成膜速度低而品质良好的第一成膜条件下形成栅极绝缘膜界面附近的膜，然后，在成膜速度高的第二成膜条件下堆积膜。再者，接触微晶半导体膜上地对缓冲层进行层叠。另外，在第一成膜条件之前，进行氩等离子体处理等的稀有气体等离子体处理及氢等离子体处理，以去除衬底上的吸附水。

公开(公告)号：CN101047191B

公开(公告)日：2013-03-13

申请号：CN200710092135.5

申请日：2007-04-02

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  浅见良信 ,  高野圭惠 ,  古野诚

IPC: H01L27/115 ,  H01L29/788 ,  H01L29/49

CPC classification number: H01L27/1237 ,  G11C16/0416 ,  G11C16/0433 ,  G11C16/0483 ,  H01L21/28273 ,  H01L27/0207 ,  H01L27/105 ,  H01L27/11519 ,  H01L27/11526 ,  H01L27/11546 ,  H01L27/1214 ,  H01L29/513 ,  H01L29/66825 ,  H01L29/7883 ,  H01L29/7885

Abstract: 本发明的目的在于提供一种在写入特性及电荷保持特性上优良的非易失性半导体存储装置。在本发明中，设置在彼此相离而形成的一对杂质区域之间具有沟道形成区域的半导体层，并且在其上层部分设置第一绝缘层、浮动栅极、第二绝缘层、以及控制栅极。浮动栅具有至少两层结构，并且接触到第一绝缘层的第一层的带隙优选小于半导体层的带隙。而且，通过使用金属、合金或金属化合物材料形成浮动栅极的第二层，提高上述第一层的稳定性。根据上述浮动栅极的结构，可以提高在写入时的载流子注入性且提高电荷保持特性。

公开(公告)号：CN101369539B

公开(公告)日：2012-10-31

申请号：CN200810145666.0

申请日：2008-08-15

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  手塚祐朗 ,  古野诚 ,  鸟海聪志 ,  神保安弘 ,  大力浩二

IPC: H01L21/336 ,  H01L21/205

Abstract: 在形成底栅型薄膜晶体管时，进行在栅绝缘膜上利用等离子体CVD法形成微晶半导体膜的工序，以及在微晶半导体膜上形成非晶半导体膜的工序。在形成微晶半导体膜的工序中，将反应室的压力设定为10-5Pa以下，将衬底的温度设定为120℃至220℃的范围内，通过导入氢及硅气体来生成等离子体，在进行成膜时，使氢等离子体作用到形成在栅绝缘膜表面的反应生成物来进行去除。另外，通过将HF频带的第一高频电力和VHF频带的第二高频电力彼此叠加并施加来生成等离子体。

公开(公告)号：CN101369539A

公开(公告)日：2009-02-18

申请号：CN200810145666.0

申请日：2008-08-15

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  手塚祐朗 ,  古野诚 ,  鸟海聪志 ,  神保安弘 ,  大力浩二

IPC: H01L21/336 ,  H01L21/205

Abstract: 本发明涉及一种显示装置的制造方法。在形成底栅型薄膜晶体管时，进行在栅绝缘膜上利用等离子体CVD法形成微晶半导体膜的工序，以及在微晶半导体膜上形成非晶半导体膜的工序。在形成微晶半导体膜的工序中，将反应室的压力设定为10－5Pa以下，将衬底的温度设定为120℃至220℃的范围内，通过导入氢及硅气体来生成等离子体，在进行成膜时，使氢等离子体作用到形成在栅绝缘膜表面的反应生成物来进行去除。另外，通过将HF频带的第一高频电力和VHF频带的第二高频电力彼此叠加并施加来生成等离子体。

公开(公告)号：CN101047191A

公开(公告)日：2007-10-03

申请号：CN200710092135.5

申请日：2007-04-02

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  浅见良信 ,  高野圭惠 ,  古野诚

IPC: H01L27/115 ,  H01L29/788 ,  H01L29/49

CPC classification number: H01L27/1237 ,  G11C16/0416 ,  G11C16/0433 ,  G11C16/0483 ,  H01L21/28273 ,  H01L27/0207 ,  H01L27/105 ,  H01L27/11519 ,  H01L27/11526 ,  H01L27/11546 ,  H01L27/1214 ,  H01L29/513 ,  H01L29/66825 ,  H01L29/7883 ,  H01L29/7885

Abstract: 本发明的目的在于提供一种在写入特性及电荷保持特性上优良的非易失性半导体存储装置。在本发明中，设置在彼此相离而形成的一对杂质区域之间具有沟道形成区域的半导体层，并且在其上层部分设置第一绝缘层、浮动栅极、第二绝缘层、以及控制栅极。浮动栅具有至少两层结构，并且接触到第一绝缘层的第一层的带隙优选小于半导体层的带隙。而且，通过使用金属、合金或金属化合物材料形成浮动栅极的第二层，提高上述第一层的稳定性。根据上述浮动栅极的结构，可以提高在写入时的载流子注入性且提高电荷保持特性。

公开(公告)号：CN101043039A

公开(公告)日：2007-09-26

申请号：CN200710087895.7

申请日：2007-03-21

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  浅见良信 ,  高野圭惠 ,  古野诚

IPC: H01L27/115 ,  H01L29/788 ,  H01L29/49 ,  H01L29/423

CPC classification number: H01L27/1237 ,  G11C16/349 ,  H01L21/28273 ,  H01L21/84 ,  H01L27/105 ,  H01L27/115 ,  H01L27/11519 ,  H01L27/11521 ,  H01L27/11524 ,  H01L27/11526 ,  H01L27/11546 ,  H01L27/1203 ,  H01L27/1214 ,  H01L29/42324 ,  H01L29/66825 ,  H01L29/78696 ,  H01L29/7881

Abstract: 提供在彼此相离而形成的一对杂质区域之间具有沟道形成区域的半导体层，并且在所述半导体层上提供第一绝缘层、浮动栅、第二绝缘层、以及控制栅。形成浮动栅的半导体材料的带隙优选小于半导体层的带隙。形成浮动栅的半导体材料中的沟道形成区域的带隙和半导体层的带隙之间优选有0.1eV或更大的差距，并且前者小于后者。

公开(公告)号：CN1577775A

公开(公告)日：2005-02-09

申请号：CN200410069690.2

申请日：2004-07-19

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  今井馨太郎 ,  前川慎志 ,  古野诚 ,  中村理

IPC: H01L21/336

CPC classification number: H01L27/12 ,  H01L27/1292 ,  H01L29/42384 ,  H01L29/66765

Abstract: 本发明的一个目的是提供一种制造半导体器件的方法，其制造工艺通过提高材料的利用率而被简化。本发明的制造半导体器件的方法包含的步骤有：用微滴喷射法在具有绝缘表面的衬底上形成栅电极；在栅电极上叠加栅极绝缘层、半导体层和包含一种导电型杂质的半导体层；用微滴喷射法在和栅电极重叠的位置形成用作掩模的第一导电层；利用第一导电层刻蚀半导体层和包含一种导电型杂质的半导体层；用微滴喷射法在第一导电层上形成用作源极布线或漏极布线的第二导电层；以及利用第二导电层作掩模刻蚀第一导电层种包含一种导电型杂质的第二半导体层。