-
公开(公告)号：CN102087998A
公开(公告)日：2011-06-08
申请号：CN200910188619.9
申请日：2009-12-04
Applicant: 无锡华润上华半导体有限公司 , 无锡华润上华科技有限公司
Abstract: 本发明涉及一种双多晶结构器件的制造方法，包括以下步骤：在衬底上形成阱和有源区，并热生长场氧层；热氧化生长第一栅氧层；淀积第一多晶硅层；采用等离子注入形成多晶硅电阻；通过等离子注入形成多晶硅电容下极板和第一栅极，并蚀刻掉多余的第一多晶硅层；对所述双多晶结构器件进行热处理；热氧化生长第二栅氧层，并生长绝缘介质；阈值调整注入；淀积第二多晶硅层；通过等离子注入形成多晶硅电容上极板和第二栅极，并蚀刻掉多余的第二多晶硅层。采用本发明方法制造的双多晶结构器件，利用两层不同的多晶硅分别作为高、低压器件的栅极，将其热处理、栅氧化层生长等工艺分离，使得高低压器件的参数特性可以独立调整，互不影响。
-
公开(公告)号：CN102820332B
公开(公告)日：2016-04-27
申请号：CN201110151714.9
申请日：2011-06-08
Applicant: 无锡华润上华半导体有限公司
IPC: H01L29/73 , H01L29/06 , H01L21/331 , H01L21/22 , H01L21/265
Abstract: 本发明提供一种与MOS管集成的垂直型双极结型晶体管及其制备方法，属于双极结型晶体管（Bipolar Junction Transistor，BJT）技术领域。该垂直型BJT中，其中所述MOS管和所述垂直型BJT形成于衬底的外延层上，所述垂直型BJT包括由上至下依次设置的发射区、基区、集电区以及第一埋层，其中，所述集电区和所述第一埋层通过所述衬底中的初始埋层向外延层扩散而一体化地形成。该垂直型BJT性能好，其制备方法过程简单、制备成本低、工艺周期短。
-
公开(公告)号：CN102723353B
公开(公告)日：2015-09-09
申请号：CN201110078650.4
申请日：2011-03-30
Applicant: 无锡华润上华半导体有限公司 , 无锡华润上华科技有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明实施例公开了一种高压功率LDMOS器件及其制造方法。所述高压功率LDMOS器件包括：基底；位于基底内的渐变漂移区，所述渐变漂移区包括掺杂类型相同的漏端阱区和源端阱区，所述漏端阱区和源端阱区相连通，且所述漏端阱区的深度大于源端阱区的深度；位于所述渐变漂移区上的场氧化层。本发明所提供的高压功率LDMOS器件及其制造方法，具有工艺简单、成本较低的优点；且工艺过程容易控制，可使器件的击穿电压和导通电阻等关键参数保持较好的稳定性。
-
公开(公告)号：CN102054839B
公开(公告)日：2014-12-31
申请号：CN200910197839.8
申请日：2009-10-28
Applicant: 无锡华润上华半导体有限公司
IPC: H01L27/088 , H01L23/522 , H01L21/8234 , H01L21/336 , H01L21/265 , H01L21/768
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 一种MOS场效应晶体管结构及其制备方法，用于改善热载流子注入可靠性，在MOS器件结构及制备过程中，大角度中剂量的轻掺杂漏注入降低了热载流子注入的几率，第一金属层刻蚀形成金属互连引线后，采用富硅二氧化硅代替传统的普通二氧化硅，使得该层内硅多余的悬挂键实现硅与其它原子(如H)的结合，从而使沟道内的硅与其它原子(如N)结合形成更加坚固的键，以抵御载流子的撞击，最大程度的提高MOS器件的跨导寿命，改善热载流子注入可靠性，并使得MOS器件的电流驱动能力得到了保证，与此同时，本发明提供的MOS场效应晶体管结构的制备方法完全采用常规工艺手段实现，具有良好的工艺宽容度，一定程度上提高了产品的良率。
-
公开(公告)号：CN102386211B
公开(公告)日：2014-01-08
申请号：CN201010269279.5
申请日：2010-08-31
Applicant: 无锡华润上华半导体有限公司 , 无锡华润上华科技有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
CPC classification number: H01L29/42368 , H01L29/1087 , H01L29/7835
Abstract: 一种LDMOS器件，包括源区，栅极区，漏区，体区以及掺杂类型与体区相反的漂移区，体区在衬底区之上，漂移区在漏区和体区之间。LDMOS器件还包括绝缘介质层，所述绝缘介质层位于漂移区之上，栅极区之下。采用本发明的结构，可以提高器件的击穿电压，有利于降低导通电阻，使器件的功耗降低。并且在调整制造过程中，调整绝缘介质层和漂移区的结深对其他器件的较小。
-
Patent Agency Ranking
公开(公告)号：CN103390647A
公开(公告)日：2013-11-13
申请号：CN201210142749.0
申请日：2012-05-10
Applicant: 无锡华润上华半导体有限公司
CPC classification number: H01L29/7816 , H01L23/4824 , H01L24/02 , H01L24/05 , H01L24/06 , H01L24/07 , H01L24/08 , H01L24/09 , H01L29/7835 , H01L2924/1306 , H01L2924/13091 , H01L2924/00
Abstract: 本发明公开了一种功率MOS器件结构，包括多个LDMOS基本单元和多个焊接垫；所述多个LDMOS基本单元并联，并与所述多个焊接垫通过金属电连接，以引出所述多个LDMOS基本单元的栅端、源端、漏端及衬底；其中，所述多个焊接垫正下方设有LDMOS基本单元；所述多个焊接垫包括厚度为3.5um至4.5um、线宽为1.5um至2.5um的单层金属。本发明将功率MOS器件中焊接垫以下的芯片面积充分利用，在不增加芯片总面积的前提下，增加了并联LDMOS基本单元的数量，可有效降低导通电阻。
-
公开(公告)号：CN102082173B
公开(公告)日：2012-12-05
申请号：CN200910188535.5
申请日：2009-12-01
Applicant: 无锡华润上华半导体有限公司 , 无锡华润上华科技有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L21/265
Abstract: 本发明提供一种提高跑道形NLDMOS晶体管及其制作方法，采用圆环形结构在N型漂移区形成P型同心环，通过调整P型同心环的半径控制P型杂质总量，从而与N型杂质达到电荷平衡，提高跑道形器件结构弯道部分耐压的方式。传统方式是在弯道部分形成简单的PN结，PN结的反向耐压即为器件弯道部分的耐压，这种方式虽然简单，但却使弯道部分不存在沟道，从而浪费了芯片面积。采用该发明不仅可以在跑道形器件结构的弯道部分提高耐压，而且可以在弯道部分保留沟道，使器件电流变大，达到有效利用芯片面积，增大电流，降低导通电阻的目的。
-
公开(公告)号：CN102593040A
公开(公告)日：2012-07-18
申请号：CN201210075340.1
申请日：2012-03-21
Applicant: 无锡华润上华半导体有限公司
IPC: H01L21/762
CPC classification number: H01L21/76202
Abstract: 本发明公开了一种LOCOS多层氧化层的集成制作方法，该方法在下层芯片结构上制作衬垫；在所述衬垫上定义第一种厚度氧化层区域，并在所述第一种厚度氧化层区域开口，进行第一次氧化生长；然后，定义第二种厚度氧化层区域，并开口，进行第二次氧化生长，从而形成不同厚度的氧化层；最后去除衬垫，进行湿法回刻以调整鸟嘴，完成多层氧化层的制作。该LOCOS多层氧化层的集成制作方法采用LOCOS工艺，通过对多层氧化层的工艺进行集成，可以优化多层氧化层厚度比例和湿法回刻，解决了多种厚度的氧化层同时存在时的鸟嘴问题，实现了更低的成本和更短的制作周期。
-
公开(公告)号：CN102082173A
公开(公告)日：2011-06-01
申请号：CN200910188535.5
申请日：2009-12-01
Applicant: 无锡华润上华半导体有限公司 , 无锡华润上华科技有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L21/265
Abstract: 本发明提供一种提高跑道形NLDMOS晶体管及其制作方法，采用圆环形结构在N型漂移区形成P型同心环，通过调整P型同心环的半径控制P型杂质总量，从而与N型杂质达到电荷平衡，提高跑道形器件结构弯道部分耐压的方式。传统方式是在弯道部分形成简单的PN结，PN结的反向耐压即为器件弯道部分的耐压，这种方式虽然简单，但却使弯道部分不存在沟道，从而浪费了芯片面积。采用该发明不仅可以在跑道形器件结构的弯道部分提高耐压，而且可以在弯道部分保留沟道，使器件电流变大，达到有效利用芯片面积，增大电流，降低导通电阻的目的。
-
公开(公告)号：CN102082124A
公开(公告)日：2011-06-01
申请号：CN200910246103.5
申请日：2009-12-01
Applicant: 无锡华润上华半导体有限公司 , 无锡华润上华科技有限公司
IPC: H01L21/822 , H01L21/336
Abstract: 一种多种器件集成工艺中栅极间隙壁的制造方法，包括：在已形成有多晶硅栅极的衬底表面依次形成氧化硅层和氮化硅层；干法蚀刻氮化硅层，仅保留多晶硅栅极侧壁部分，并暴露出氧化硅层；以含氢氟酸的腐蚀液蚀刻氧化硅层，仅保留多晶硅栅极侧壁部分，并暴露出衬底。所述栅极间隙壁的制造方法不会损伤衬底表面，有利于多种器件集成工艺。
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.048 seconds)
