-
公开(公告)号：CN114496798A
公开(公告)日：2022-05-13
申请号：CN202210097239.X
申请日：2022-01-27
Applicant: 上海华力集成电路制造有限公司
IPC: H01L21/336 , H01L27/11568 , H01L29/792
Abstract: 本发明提供一种SONOS器件的制造方法和SONOS器件，提供衬底，衬底上形成有依次彼此相邻的cell区、第一至第三器件区；在衬底上形成第二栅氧化层，第二栅氧化层包括由下而上堆叠的底部氧化层、氮化层和顶部氧化层；刻蚀去除cell区的第二栅氧化层，在衬底上淀积覆盖cell区和第二栅氧化层的第四栅氧化层；刻蚀去除第一器件区的第二栅氧化层和第四栅氧化层，之后形成覆盖第一器件区的第一栅氧化层；刻蚀去除第二器件区和第三器件区的顶部氧化层和氮化层；刻蚀去除第三器件区上的底部氧化层，之后在第三器件区上形成第三栅氧化层。本发明的SONOS器件中，在每个器件区的表面分别形成有不同的栅氧化层，实现了不同器件栅氧化层的共存，提升了器件的速度和可靠性。
-
公开(公告)号：CN110634876B
公开(公告)日：2022-03-18
申请号：CN201910938087.X
申请日：2019-09-30
Applicant: 上海华力集成电路制造有限公司
IPC: H01L27/11524 , H01L27/1157
Abstract: 本申请公开了一种闪存器件的制造方法，包括：提供一衬底，该衬底包括有源区，有源区上形成有栅极，该栅极包括控制栅；对栅极和衬底进行氮化处理，以改变控制栅的侧表面活性；在控制栅之间填充有机介质层。本申请通过在闪存器件的制造过程中，在衬底上形成栅极之后，对衬底和栅极进行氮化处理处理,在控制栅之间的间隙填充有机介质层，由于控制栅经过氮化处理处理后改变了其侧表面的活性，因此能够在一定程度上降低由于填充有机介质层所带来的气泡残留所造成的控制栅的形变，提高了闪存器件的良率。
-
公开(公告)号：CN119947111A
公开(公告)日：2025-05-06
申请号：CN202510039615.3
申请日：2025-01-09
Applicant: 上海华力集成电路制造有限公司
Abstract: 本申请提供一种SONOS存储器件的制备方法，在制备方法中，在对控制栅区域的离子注入工艺之后的半导体结构执行湿法清洗工艺的前后，获取浅沟槽隔离结构的厚度前值、后值以及厚度差值，随后在形成ONO膜层之前，根据STI的厚度差值，执行预清洗工艺，以去除第二厚度的STI，以使STI的最终厚度等于其深度预设值。在预清洗工艺中，基于湿法清洗工艺中STI的刻蚀量，动态调整预清洗工艺中STI的刻蚀量，若刻蚀的第一厚度过少，则预清洗工艺增加刻蚀；若刻蚀的第一厚度刻蚀过多，则预清洗工艺减少刻蚀，保证STI最终深度等于深度预设值，避免了STI过高或过矮的问题，解决了晶圆面内发生线条状图形缺陷导致器件失效的问题。
-
公开(公告)号：CN117596886A
公开(公告)日：2024-02-23
申请号：CN202311371449.4
申请日：2023-10-20
Applicant: 上海华力集成电路制造有限公司
Abstract: 本发明提供一种提升SONOS存储器工作窗口的方法，提供衬底，衬底上具有形成SONOS存储器的有源区；将衬底设置在炉管中，在有源区上形成第一氧化层，第一氧化层为第一目标厚度；在炉管中通入硅源气体和氮源气体，在第一氧化层上形成氮化层，氮化层为第二目标厚度，氮化层中形成有目标数量的电子陷阱；在炉管中通入硅源气体，调整炉管中的薄膜生长条件，在氮化层上形成第二氧化层，第一、二氧化层和氮化层组成第一ONO层，第二氧化层为第三目标厚度且其厚度均一性符合预设目标，使得第二氧化层形成后，氮化层中电子陷阱的数量符合预设数量。本发明减少了ONO层氮化物层内存储电荷陷阱修复，使得SONOS器件工作窗口增加。
-
公开(公告)号：CN116564818A
公开(公告)日：2023-08-08
申请号：CN202310562144.5
申请日：2023-05-18
Applicant: 上海华力集成电路制造有限公司
IPC: H01L21/336 , H01L21/28 , H01L29/792
Abstract: 本发明提供一种SONOS器件的制作方法，提供硅基底，在硅基底上形成隧穿氧化层；在隧穿氧化层上形成氮化硅层；在氮化硅层上形成偶极子层；在偶极子层上形成绝缘层；在绝缘层上形成多晶硅控制栅。伴随着外加电场的增加，偶极子的倾斜角度也会同步增加，从而辅助编程和擦除过程中的量子隧穿效率，降低量子隧穿需要的电源电压，外电场撤去之后，偶极子剩余电场还会保留极性，从而让电荷更稳定的被保留在SIN存贮层，有利于存储器数据保持的可靠性。通过制造电偶极子来提升SIN捕获电子的能力与密度，从而提升存储器器件性能。
-
Patent Agency Ranking
公开(公告)号：CN116033755A
公开(公告)日：2023-04-28
申请号：CN202310150280.3
申请日：2023-02-21
Applicant: 上海华力集成电路制造有限公司
IPC: H10B43/30 , H10B43/00 , H01L21/28 , H01L29/423
Abstract: 本发明提供一种优化SONOS存储器ONO栅介质阻挡氧化层均匀性的方法，半导体结构包括半导体基底，半导体基底上定义有SONOS区域、选择栅区域；半导体结构上表面设有覆盖选择栅区域的牺牲氧化层；SONOS区域以及牺牲氧化层上设有第一氧化层，第一氧化层上设有ONO层；SONOS区域上形成有光刻胶；去除SONOS区域上的光刻胶，将SONOS区域上的ONO层暴露；之后被暴露的SONOS区域上的ONO层上形成第二氧化层；去除第二氧化层；对半导体结构进行涂光刻胶，曝光和显影后选择栅区域被打开，SONOS区域上保留光刻胶；刻蚀去除选择栅区域上的所述ONO层和第一氧化层；去除选择栅区域上被暴露出的牺牲氧化层；去除半导体结构上剩余的光刻胶；在半导体结构上表面形成一层阻挡氧化层。
-
公开(公告)号：CN115995390A
公开(公告)日：2023-04-21
申请号：CN202310166717.2
申请日：2023-02-24
Applicant: 上海华力集成电路制造有限公司
IPC: H01L21/335 , H01L29/36 , H01L21/027 , H01L21/225 , H01L29/06
Abstract: 本发明提供一种改善MOS器件电性失配的方法，提供衬底，对衬底表面进行无遮蔽的预非晶化离子注入；在衬底上形成光刻胶层，根据不同的器件区光刻打开光刻胶层，使得部分衬底裸露；对裸露的衬底进行轻掺杂源漏的离子注入，之后去除光刻胶层；重复上述的方法至每一个器件区完成轻掺杂源漏的离子注入。本发明的方法改善了MOS器件电性失配的问题，提高了器件良率。
-
公开(公告)号：CN114843172A
公开(公告)日：2022-08-02
申请号：CN202210459500.6
申请日：2022-04-27
Applicant: 上海华力集成电路制造有限公司
IPC: H01L21/02 , H01L21/311 , H01L27/11568 , H01L27/11573 , G03F7/42 , G03F7/09
Abstract: 本发明提供一种SONOS存储器ONO光刻返工工艺集成方法，包括：提供待返工的晶圆，晶圆包括半导体基底、氧化层和氮化硅层及待剥离光刻胶层；采用干法工艺将大部分光刻胶层去除，再用湿法工艺将剩余的光刻胶层去除；二次形成光刻胶层，刻蚀去除选择栅区域以及外围逻辑区域的氮化硅层；采用湿法刻蚀工艺去除选择栅区域以及外围逻辑区域的氧化层，采用的化学溶液刻蚀量小于基准刻蚀量；去除二次形成的光刻胶层，进行预清洗，采用的化学溶液的清洗量大于基准清洗量；生长栅氧化层和阻挡氧化层。本发明通过调整湿法刻蚀工艺刻蚀量和栅氧化层预清洗量降低返工晶圆在湿法刻蚀过程中因化学溶液侧钻导致膜层损伤，保证可靠性。该返工工艺稳定可控，适合批量生产。
-
公开(公告)号：CN114783868A
公开(公告)日：2022-07-22
申请号：CN202210457939.5
申请日：2022-04-27
Applicant: 上海华力集成电路制造有限公司
IPC: H01L21/308 , H01L21/762 , H01L27/146
Abstract: 本发明公开了一种多深度的深沟槽隔离的制造方法，包括：步骤一、在半导体衬底上形成和一种深度的深沟槽隔离对应的硬质掩膜层；步骤二、定义出一种深度的深沟槽隔离的形成区域，进行刻蚀使硬质掩膜层图形化；步骤三、根据深沟槽隔离的深度数量，重复步骤一和二得到各种深度的深沟槽隔离对应的硬质掩膜层的图形化结构；步骤四、同时定义出各种深度的深沟槽隔离的图形结构，对所定义区域的硬质掩膜层图形和半导体衬底进行刻蚀同时形成各种深度的深沟槽。本发明能一步刻蚀形成各种深度的深沟槽，从而能简化刻蚀工艺并提高刻蚀速率和产能；还能避免各种深度的深沟槽分别刻蚀时各种沟槽填充物如BARC无法完全去除的缺陷，从而能提高产品良率。
-
公开(公告)号：CN114530382A
公开(公告)日：2022-05-24
申请号：CN202210085527.3
申请日：2022-01-24
Applicant: 上海华力集成电路制造有限公司
IPC: H01L21/336 , H01L21/28 , H01L29/792
Abstract: 本发明提供一种SONOS器件的制作方法，提供衬底，在衬底上形成隧穿氧化层；在隧穿氧化层上重复形成多个由氮化硅层和氧化层构成的复合层；在多个复合层上形成绝缘层；在绝缘层上形成控制栅。本发明通过制造多层氮化硅陷阱层制造出多级的陷阱能级，可以提高深陷阱能级的比例，增加电荷被限制在深陷阱中的保留时间，从而提升器件的可靠性。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.061 seconds)
