公开(公告)号：CN114446344A

公开(公告)日：2022-05-06

申请号：CN202111294848.6

申请日：2021-11-03

Applicant: 三星电子株式会社

Inventor： 金俊秀 ,  权珉禹

IPC: G11C8/08 ,  G11C8/14

Abstract: 一种集成电路装置包括多个存储器单元，多个存储器单元中的每一个包括沟道区、第一子字线、第二子字线和储存元件。字线驱动电路被配置为驱动第一子字线和第二子字线。字线驱动电路包括PMOS晶体管、NMOS晶体管、保持NMOS晶体管和第一保持PMOS晶体管。负电压被施加至NMOS晶体管的源极，负电压施加被至保持NMOS晶体管的源极，第一子字线连接至第一保持PMOS晶体管的源极，第二子字线连接至第一保持PMOS晶体管的漏极，并且负电压被施加至第一保持PMOS晶体管的栅极。

公开(公告)号：CN114156270A

公开(公告)日：2022-03-08

申请号：CN202111043036.4

申请日：2021-09-07

Applicant: 三星电子株式会社

Inventor： 金熙中 ,  权玟禹 ,  韩相然 ,  金尚元 ,  金俊秀 ,  申铉振 ,  李殷奎

IPC: H01L27/108

Abstract: 本发明提供一种半导体器件，该半导体器件包括：包括有源区的衬底、设置在衬底中的栅极沟槽中的栅极结构、设置在衬底上并在栅极结构的一侧电连接到有源区的位线以及设置在位线上并在栅极结构的另一侧电连接到有源区的电容器。栅极结构包括：设置在栅极沟槽的底表面和内侧表面上的栅极电介质层、在栅极沟槽的下部中设置在栅极电介质层上的导电层、在导电层的上表面上设置在栅极电介质层上的侧壁绝缘层、设置在导电层上的石墨烯层以及设置在石墨烯层上在侧壁绝缘层之间的掩埋绝缘层。

公开(公告)号：CN112186038A

公开(公告)日：2021-01-05

申请号：CN202010263663.8

申请日：2020-04-07

Applicant: 三星电子株式会社

Inventor： 金圭镇 ,  金熙中 ,  金俊秀 ,  李相昊 ,  赵在奂 ,  黄有商

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/423 ,  H01L23/528 ,  H01L21/336

Abstract: 提供了一种半导体器件和制造该半导体器件的方法。该半导体器件可以包括：有源图案，在第一方向上延伸并且在第一方向上彼此间隔开；器件隔离层，限定有源图案；绝缘结构，提供在有源图案之间以及在器件隔离层之间；以及栅极结构，设置在绝缘结构上并且在与第一方向交叉的第二方向上延伸。栅极结构可以包括上部分和下部分。栅极结构的下部分可以被绝缘结构包围。

公开(公告)号：CN112086358A

公开(公告)日：2020-12-15

申请号：CN202010528230.0

申请日：2020-06-11

Applicant: 三星电子株式会社

Inventor： 全南镐 ,  崔埈荣 ,  金志永 ,  金俊秀 ,  禹东秀

IPC: H01L21/336 ,  H01L29/10 ,  H01L27/108 ,  H01L21/8242

Abstract: 一种集成电路半导体器件的制造方法包括：在衬底上形成彼此分开的多个低电介质图案，所述多个低电介质图案具有比衬底低的介电常数；在形成低电介质图案之后，形成流动层以将低电介质图案掩埋在衬底上；在流动层上形成外延层；以及在包括由流动层掩埋的低电介质图案的衬底中以及在外延层中形成晶体管。

公开(公告)号：CN119545790A

公开(公告)日：2025-02-28

申请号：CN202411198936.X

申请日：2024-08-29

Applicant: 三星电子株式会社

Inventor： 金俊秀 ,  张成豪

IPC: H10B12/00

Abstract: 提供了一种无电容器的半导体存储器件。该半导体存储器件包括：第一金属氧化物半导体膜；与第一金属氧化物半导体膜间隔开的第二金属氧化物半导体膜；与第一金属氧化物半导体膜和第二金属氧化物半导体膜相交的第一栅电极；插置于第一金属氧化物半导体膜和第一栅电极之间的第一栅极电介质膜；在第一栅极电介质膜中的电荷存储膜，电荷存储膜沿着第一金属氧化物半导体膜的至少一部分延伸并连接到第二金属氧化物半导体膜；第二栅电极，与第一栅电极间隔开并与第二金属氧化物半导体膜相交；以及第二栅极电介质膜，插置于第二金属氧化物半导体膜和第二栅电极之间。

公开(公告)号：CN118870813A

公开(公告)日：2024-10-29

申请号：CN202410422465.X

申请日：2024-04-09

Applicant: 三星电子株式会社

Inventor： 朴台镇 ,  金俊秀 ,  朴志晧 ,  李基硕 ,  李明东 ,  李昊相

IPC: H10B12/00

Abstract: 提供了半导体存储器件。所述半导体存储器件可以包括：衬底；元件隔离图案，所述元件隔离图案在所述衬底中限定有源区域；第一导电图案，所述第一导电图案位于所述衬底和所述元件隔离图案上，并且在第一方向上延伸，其中，所述第一导电图案连接到所述有源区域的第一部分；电容器结构，所述电容器结构位于所述衬底和所述元件隔离图案上，并且连接到所述有源区域的第二部分；栅极沟槽，所述栅极沟槽被限定在所述衬底和所述元件隔离图案中并且在第二方向上延伸，其中，所述栅极沟槽在所述有源区域中的部分的第一沟槽宽度大于所述栅极沟槽在所述元件隔离图案中的部分的第二沟槽宽度。

公开(公告)号：CN118555824A

公开(公告)日：2024-08-27

申请号：CN202311678925.7

申请日：2023-12-07

Applicant: 三星电子株式会社

Inventor： 金智成 ,  金俊秀 ,  文大炫 ,  张成豪

IPC: H10B12/00

Abstract: 一种半导体器件，包括：衬底，包括单元区；有源图案，在单元区上在第一方向和第二方向上彼此相邻，第一方向和第二方向与衬底的下表面平行并且彼此交叉；屏蔽图案，围绕有源图案的侧表面；第一隔离图案，在有源图案与屏蔽图案之间围绕有源图案；第二隔离图案，在沿第一方向相邻的有源图案之间；以及字线，在第二方向上与有源图案和屏蔽图案交叉。

公开(公告)号：CN118338674A

公开(公告)日：2024-07-12

申请号：CN202410038026.9

申请日：2024-01-09

Applicant: 三星电子株式会社

Inventor： 张成豪 ,  金俊秀 ,  金一权 ,  禹东秀 ,  郑文泳 ,  韩俊

IPC: H10B12/00

Abstract: 一种半导体器件可以包括基板，该基板包括绝缘基板。半导体层在基板上。有源图案在半导体层上。位线设置在绝缘基板中。位线沿着平行于基板的底表面的第一方向延伸。掩埋节点接触在垂直于基板的底表面的方向上穿透半导体层。字线在平行于基板的底表面并与第一方向交叉的第二方向上穿透有源图案。有源图案可以通过掩埋节点接触连接到位线。掩埋节点接触的顶表面可以高于有源图案的底表面。

公开(公告)号：CN118231404A

公开(公告)日：2024-06-21

申请号：CN202311548046.2

申请日：2023-11-20

Applicant: 三星电子株式会社

Inventor： 李炫静 ,  孔东植 ,  金俊秀 ,  李准范 ,  李进成

IPC: H01L27/088 ,  H01L23/528 ,  H01L23/532 ,  H01L21/768

Abstract: 一种集成电路器件可以包括衬底，该衬底包括在第一水平方向上纵向地延伸的字线沟槽、沿着字线沟槽的内表面延伸的栅极电介质膜、位于字线沟槽的在栅极电介质膜上的下部部分中并且在第一水平方向上纵向地延伸的字线、以及位于字线沟槽的在字线上的上部部分中并且在第一水平方向上纵向地延伸的绝缘覆盖图案。该字线可以包括功函数控制导电插塞，该功函数控制导电插塞包括具有金属掺杂剂的导电金属氮化物，并且功函数控制导电插塞包括与绝缘覆盖图案的底表面接触的顶表面、与栅极电介质膜接触的侧壁、以及与单块层接触的底表面。

公开(公告)号：CN111435660B

公开(公告)日：2024-05-28

申请号：CN201911035132.7

申请日：2019-10-29

Applicant: 三星电子株式会社

Inventor： 金熙中 ,  赵珉熙 ,  金俊秀 ,  安泰炫 ,  禹东秀 ,  黄有商

IPC: H10B12/00

Abstract: 提供了一种半导体存储器装置。所述半导体存储器装置包括：堆叠结构，具有竖直堆叠在基底上的多个层，每个层包括：第一位线和栅极线，在第一方向上延伸，第一半导体图案，在第一位线和栅极线之间沿第二方向延伸，第二方向与第一方向交叉，以及第二半导体图案，跨越第一栅极绝缘层与栅极线相邻，第二半导体图案在第一方向上延伸；第一字线，与第一半导体图案相邻并从基底在第三方向上竖直延伸，第三方向与第一方向和第二方向垂直；第二位线，连接到第二半导体图案的一端并从基底在第三方向上竖直延伸；以及第二字线，连接到第二半导体图案的另一端并在第三方向上竖直延伸。