-
公开(公告)号：CN107578995A
公开(公告)日：2018-01-12
申请号：CN201710533807.5
申请日：2017-07-03
Applicant: 三星电子株式会社
IPC: H01L21/285 , H01L21/67 , H01L21/8242
Abstract: 一种制造半导体装置的方法及半导体装置制造设备。制造半导体装置的方法包含将抑制气体、源气体、反应气体及包含惰性气体的吹扫气体馈送至安置有衬底的处理腔室中。所述抑制气体抑制所述源气体物理吸附至所述衬底上。由此在所述衬底上形成薄膜。根据本发明的制造半导体装置的方法的实例可以在衬底上形成具有基本上均一的厚度的保形薄膜。
-
公开(公告)号：CN107946174B
公开(公告)日：2023-08-22
申请号：CN201710946191.4
申请日：2017-10-12
Applicant: 三星电子株式会社
IPC: H01L21/02 , H01L21/033
Abstract: 公开形成硅层的方法、形成图案的方法和使用其制造半导体器件的方法。形成图案的方法包括在基底上形成蚀刻对象层；在所述蚀刻对象层上形成牺牲图案，所述牺牲图案包括含碳材料；将硅‑硫化合物或者含硫气体提供到所述牺牲图案上以形成晶种层；将硅前体提供到所述晶种层上以形成含硅的掩模图案；和使用所述掩模图案将所述蚀刻对象层至少部分地蚀刻。
-
公开(公告)号：CN111471068A
公开(公告)日：2020-07-31
申请号：CN201911395054.1
申请日：2019-12-30
Abstract: 提供了锡化合物、用于形成含锡层的锡前体化合物以及使用该锡前体化合物形成薄层的方法，所述锡化合物由式1表示，其中R1、R2、R3、R4、R5、R6和R7各自独立地是氢、具有1至4个碳原子的直链烷基或具有3或4个碳原子的支链烷基。[式1]
-
公开(公告)号：CN110931468A
公开(公告)日：2020-03-27
申请号：CN201910822831.X
申请日：2019-09-02
Applicant: 三星电子株式会社
IPC: H01L23/64 , H01L27/108 , H01L21/8242
Abstract: 本发明公开一种集成电路器件，其包括：下电极、上电极以及在下电极和上电极之间的电介质层结构，该电介质层结构包括面对下电极的第一表面和面对上电极的第二表面。该电介质层结构包括：第一电介质层，包括由第一电介质材料形成并且从第一表面延伸到第二表面的多个晶粒；以及第二电介质层，包括第二电介质材料并在低于第二表面的水平处围绕第一电介质层的所述多个晶粒中的每个晶粒的侧壁的一部分。第二电介质材料包括具有比第一电介质材料的带隙能量高的带隙能量的材料。
-
公开(公告)号：CN107915760A
公开(公告)日：2018-04-17
申请号：CN201710899209.X
申请日：2017-09-28
Abstract: 公开有机金属前体、使用其形成层的方法和使用其制造半导体器件的方法。所述有机金属前体包括：作为中心金属的钨、键合至所述中心金属的环戊二烯基配体、以及第一结构或第二结构，所述第一结构包括键合至所述环戊二烯基配体的烷基甲硅烷基，和所述第二结构包括键合至所述中心金属的烯丙基配体。
-
Patent Agency Ranking
公开(公告)号：CN107871654A
公开(公告)日：2018-04-03
申请号：CN201710757944.7
申请日：2017-08-29
Applicant: 三星电子株式会社
IPC: H01L21/02 , H01L21/28 , H01L27/11568
CPC classification number: H01L21/02222 , C23C16/045 , C23C16/345 , C23C16/45553 , H01L21/02164 , H01L21/0217 , H01L21/02274 , H01L21/0228 , H01L21/76831 , H01L29/40117 , H01L21/02301 , H01L21/28194 , H01L27/11568
Abstract: 一种形成介电膜的方法包括：在腔室中提供衬底；以及使用原子层沉积(ALD)方法在所述衬底上形成氮化硅膜，在所述原子层沉积方法中，将第一气体及第二气体引入到所述腔室中，第一气体包含含有六氯二硅氮烷(HCDZ)的硅前体，第二气体含有氮成分。
-
公开(公告)号：CN110931468B
公开(公告)日：2024-05-07
申请号：CN201910822831.X
申请日：2019-09-02
Applicant: 三星电子株式会社
Abstract: 本发明公开一种集成电路器件，其包括：下电极、上电极以及在下电极和上电极之间的电介质层结构，该电介质层结构包括面对下电极的第一表面和面对上电极的第二表面。该电介质层结构包括：第一电介质层，包括由第一电介质材料形成并且从第一表面延伸到第二表面的多个晶粒；以及第二电介质层，包括第二电介质材料并在低于第二表面的水平处围绕第一电介质层的所述多个晶粒中的每个晶粒的侧壁的一部分。第二电介质材料包括具有比第一电介质材料的带隙能量高的带隙能量的材料。
-
公开(公告)号：CN110600476A
公开(公告)日：2019-12-20
申请号：CN201910448552.1
申请日：2019-05-27
Applicant: 三星电子株式会社
IPC: H01L27/11556 , H01L27/11582
Abstract: 一种半导体器件及制造该半导体器件的方法，包括：通过在衬底上交替堆叠模制绝缘层和初步牺牲层来形成初步堆叠结构；形成穿过所述初步堆叠结构的沟道孔；以及通过所述沟道孔将所述初步牺牲层转换成牺牲层，并且所述牺牲层的厚度大于所述初步牺牲层的厚度。
-
公开(公告)号：CN108346559A
公开(公告)日：2018-07-31
申请号：CN201810069059.4
申请日：2018-01-24
IPC: H01L21/02 , H01L21/8242 , H01L27/11521 , H01L21/336 , B82Y40/00
CPC classification number: H01L21/0228 , H01L21/02164 , H01L21/0217 , H01L21/022 , H01L21/02211 , H01L21/02274 , H01L21/76831 , H01L27/10885 , H01L27/11521 , H01L29/40114 , B82Y40/00 , H01L21/02222 , H01L27/10844 , H01L29/66522 , H01L29/66568
Abstract: 一种制作半导体装置的方法及形成介电层的方法。制作半导体装置的方法包括：在衬底上形成具有高度差的结构；以及使用原子层沉积方法在所述结构上形成介电层结构。形成所述介电层结构包括在具有所述高度差的所述结构上形成包含氮化硅的第一介电层。形成所述第一介电层包括将包含五氯二硅烷或二异丙胺五氯二硅烷作为硅前体的第一气体以及包含氮成分的第二气体馈送到包括所述衬底的腔室中，使得在具有所述高度差的所述结构上在原位形成所述第一介电层。
-
公开(公告)号：CN107946174A
公开(公告)日：2018-04-20
申请号：CN201710946191.4
申请日：2017-10-12
Applicant: 三星电子株式会社
IPC: H01L21/02 , H01L21/033
CPC classification number: H01L21/32139 , C23C16/0272 , C23C16/04 , C23C16/24 , H01L21/0332 , H01L21/0337 , H01L21/3086 , H01L21/31144 , H01L21/32055 , H01L27/10885 , H01L21/02406 , H01L21/02474 , H01L21/02496 , H01L21/02527 , H01L21/02664
Abstract: 公开形成硅层的方法、形成图案的方法和使用其制造半导体器件的方法。形成图案的方法包括在基底上形成蚀刻对象层；在所述蚀刻对象层上形成牺牲图案，所述牺牲图案包括含碳材料；将硅-硫化合物或者含硫气体提供到所述牺牲图案上以形成晶种层；将硅前体提供到所述晶种层上以形成含硅的掩模图案；和使用所述掩模图案将所述蚀刻对象层至少部分地蚀刻。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.029 seconds)
