-
公开(公告)号：CN109103198A
公开(公告)日：2018-12-28
申请号：CN201810585838.X
申请日：2018-06-08
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11582
Abstract: 本公开提供了半导体器件及其制造方法。一种半导体器件包括：在基板上的多个沟道结构，每个沟道结构在垂直于基板的第一方向上延伸并具有栅极绝缘层和沟道层；公共源极延伸区，包括具有n型导电性的第一半导体层，在基板和沟道结构之间；多个栅电极，在公共源极延伸区上并在每个沟道结构的侧壁上在第一方向上彼此间隔开；以及在基板上的公共源极区，与公共源极延伸区接触并包括具有n型导电性的第二半导体层，其中每个沟道结构的栅极绝缘层延伸以覆盖公共源极延伸区的上表面以及底表面的至少一部分。
-
公开(公告)号：CN107665895A
公开(公告)日：2018-02-06
申请号：CN201710617352.5
申请日：2017-07-26
Applicant: 三星电子株式会社
IPC: H01L27/11565 , H01L27/11568 , H01L27/11578
CPC classification number: H01L27/11582 , H01L27/11565 , H01L27/1157 , H01L27/11568 , H01L27/11578
Abstract: 公开了一种垂直存储器件及其制造方法。垂直存储器件可以包括：衬底、在衬底上的栅极堆叠结构和沟道结构、以及在栅极堆叠结构与沟道结构之间的电荷俘获结构。栅极堆叠结构包括在衬底上在垂直方向上彼此交替地堆叠使得单元区域和单元间区域在垂直方向上交替地布置的导电结构和绝缘夹层结构。沟道结构在垂直方向上穿透栅极堆叠结构。电荷俘获结构和导电结构在单元区域处限定存储单元。电荷结构被构造为选择性地存储电荷。电荷俘获结构包括在单元间区域中的用于减少在垂直方向上彼此相邻的相邻存储单元之间的联接的防联接结构。
-
公开(公告)号：CN107527914A
公开(公告)日：2017-12-29
申请号：CN201710228091.8
申请日：2017-04-10
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11582
CPC classification number: H01L27/11582 , H01L21/76816 , H01L21/76877 , H01L23/5226 , H01L23/528 , H01L23/53271 , H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11573 , H01L29/04 , H01L29/16
Abstract: 公开了一种垂直非易失性存储器装置及其制造方法。所述垂直非易失性存储器装置包括：基底，包括单元区；下绝缘层，位于基底上；下布线图案，位于单元区中，具有预定图案并且穿过下绝缘层连接到基底；以及多个垂直沟道层，在单元区中在相对于基底的顶表面的垂直方向上延伸，在相对于基底的顶表面的水平方向上彼此分隔开，并且电连接到下布线图案。存储器装置还包括多个栅电极，多个栅电极在单元区中沿垂直沟道层的侧壁在垂直方向上与层间绝缘层交替地堆叠并且形成为沿水平方向在第一方向上延伸。
-
公开(公告)号：CN105226063A
公开(公告)日：2016-01-06
申请号：CN201510359346.5
申请日：2015-06-25
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L23/532 , H01L23/528
Abstract: 提供了一种具有垂直沟道和气隙的半导体装置。字线形成在基底上。气隙设置在两条相邻的字线之间。沟道结构穿透字线和气隙。存储单元设置在每条字线和沟道结构之间。存储单元包括阻挡图案、电荷捕获图案和遂穿绝缘图案。阻挡图案共形地覆盖每条字线的顶表面、底表面和第一侧表面。所述第一侧表面与所述沟道结构相邻。电荷捕获图案仅设置在所述第一侧表面和沟道结构之间。
-
公开(公告)号：CN112071849B
公开(公告)日：2025-02-25
申请号：CN202010320593.5
申请日：2020-04-22
Applicant: 三星电子株式会社
Abstract: 一种垂直存储器件包括在衬底上的栅电极。栅电极在垂直方向上彼此间隔开。沟道穿透栅电极并在垂直方向上延伸。隧道绝缘图案形成在沟道的外侧壁上。电荷俘获图案结构形成在隧道绝缘图案的在水平方向上邻近栅电极的外侧壁上。电荷俘获图案结构包括上电荷俘获图案和下电荷俘获图案。阻挡图案形成在邻近的栅电极中的每个和电荷俘获图案结构之间。上电荷俘获图案的上表面高于邻近的栅电极的上表面。下电荷俘获图案的下表面低于邻近的栅电极的下表面。
-
Patent Agency Ranking
公开(公告)号：CN119156007A
公开(公告)日：2024-12-17
申请号：CN202410176675.5
申请日：2024-02-08
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体器件和电子系统。该半导体器件可以包括：衬底，包括单元阵列区域和连接区域；堆叠结构，包括堆叠在衬底上的导电图案；内部支撑件，在连接区域中延伸到堆叠结构中；接触插塞，延伸到堆叠结构的一部分中并且电连接到导电图案之一，并且在平面图中至少部分地围绕内部支撑件延伸；绝缘间隔物，在接触插塞和堆叠结构之间，并且至少部分地围绕接触插塞延伸；以及外部支撑件，在连接区域中与接触插塞间隔开，并且延伸到堆叠结构中。
-
公开(公告)号：CN118632537A
公开(公告)日：2024-09-10
申请号：CN202410259868.7
申请日：2024-03-07
Applicant: 三星电子株式会社
Abstract: 一种存储器装置，包括：第一位线焊盘和第二位线焊盘，其在衬底上并且在第一水平方向上彼此分离；多个水平沟道区，其在第一位线焊盘和第二位线焊盘之间沿第一水平方向平行延伸，并且在多个水平沟道区的第一端部处交替地连接到第一位线焊盘和第二位线焊盘；多个共源极插塞，其连接到多个水平沟道区的与第一端部相对的第二端部；以及多个栅极插塞，其在竖直方向上延伸并且设置在多个水平沟道区之间，并且分别具有在垂直于第一水平方向的第二水平方向上与多个水平沟道区接触的端部。
-
公开(公告)号：CN110349970B
公开(公告)日：2024-07-23
申请号：CN201910275755.5
申请日：2019-04-08
Applicant: 三星电子株式会社
Abstract: 公开了一种半导体存储器件，包括：位于第一衬底上的外围电路结构；位于所述外围电路结构上的第二衬底；位于所述第二衬底上并且包括多个栅电极的堆叠结构；穿透所述堆叠结构和所述第二衬底的贯穿电介质图案；以及位于所述第二衬底的顶表面上的垂直支撑件，所述垂直支撑件从所述第二衬底的顶表面垂直延伸并穿透所述堆叠结构和所述贯穿电介质图案。
-
公开(公告)号：CN109755249B
公开(公告)日：2024-04-19
申请号：CN201811321330.5
申请日：2018-11-07
Applicant: 三星电子株式会社
Abstract: 一种三维半导体存储器件包括在半导体衬底上的外围逻辑结构。水平半导体层在外围逻辑结构上并包括单元阵列区和连接区。电极结构在水平半导体层上沿第一方向延伸，并在交叉第一方向的第二方向上间隔开。彼此相邻的成对的电极结构对称地设置以限定部分地暴露水平半导体层的接触区。贯通通路结构在接触区上并将电极结构连接到外围逻辑结构。每个电极结构包括在连接区上沿第一方向延伸的多个栅绝缘区。栅绝缘区在第一方向上具有彼此不同的长度。
-
公开(公告)号：CN115696916A
公开(公告)日：2023-02-03
申请号：CN202210849272.3
申请日：2022-07-19
Applicant: 三星电子株式会社
Abstract: 公开了三维半导体存储器件以及包括其的电子系统。该三维半导体存储器件包括在基板上的外围电路结构以及单元阵列结构，该单元阵列结构包括堆叠结构、在堆叠结构上的第一源极导电图案以及在穿透堆叠结构和第一源极导电图案的垂直沟道孔中的垂直沟道结构，该堆叠结构包括堆叠在外围电路结构上的多个栅电极。垂直沟道结构包括在垂直沟道孔的侧壁上的数据存储图案、在数据存储图案的侧壁上的垂直半导体图案、以及在垂直半导体图案上并被数据存储图案围绕的第二源极导电图案。在第一源极导电图案和第二源极导电图案之间的数据存储图案的厚度大于在堆叠结构和垂直半导体图案之间的数据存储图案的厚度。
-
-
-
-
-
-
-
-
-
Search Results
78
records
(took 0.038 seconds)
