-
公开(公告)号：CN111540710A
公开(公告)日：2020-08-14
申请号：CN202010393159.X
申请日：2020-05-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/78 , H01L21/67 , H01L23/373 , H01L21/335
Abstract: 本发明涉及一种高导热氮化镓高功率HEMT器件的制备方法，其包括如下步骤：S1，提供生长有氮化镓的硅基异质集成碳化硅单晶薄膜结构，该生长有氮化镓的硅基异质集成碳化硅单晶薄膜结构包括氮化镓单晶薄膜、碳化硅单晶薄膜和第一硅支撑衬底；S2，通过柔性衬底或硬质衬底将氮化镓从第一硅支撑衬底转移到金属衬底上以得到高导热氮化镓高功率HEMT器件，该高导热氮化镓高功率HEMT器件包括氮化镓器件、碳化硅单晶薄膜和金属衬底。根据本发明的高导热氮化镓高功率HEMT器件的制备方法，通过转移将氮化镓转移到高绝缘高导热的金属衬底上，从而使得碳化硅单晶薄膜上生长的氮化镓器件在长时间工作状态下保持其器件性能。
-
公开(公告)号：CN111435641A
公开(公告)日：2020-07-21
申请号：CN201910027040.8
申请日：2019-01-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/335 , H01L29/775 , H01L29/423 , B82Y10/00 , B82Y40/00
Abstract: 本发明提供一种三维堆叠的环栅晶体管及其制备方法，方法包括：1)提供SOI衬底，其绝缘层中形成有凹槽；2)形成悬空并横跨于凹槽上且向上堆叠的半导体纳米线结构；3)对半导体纳米线结构进行圆化及减薄；4)于半导体纳米线表面形成全包围式的栅介质层及栅电极层；5)以栅电极层为掩膜，离子注入以形成源区及漏区；6)去除栅电极层包围以外的栅介质层；7)于源区及漏区形成源电极及漏电极。本发明采用栅电极层作为掩膜进行源区及漏区的自对准注入，可有效提高工艺稳定性以及注入精度。本发明在制备半导体纳米线时，不需要进行各项同性的湿法腐蚀，可有效避免内凹性空腔的产生。本发明可有效提高器件的集成度。
-
公开(公告)号：CN111383915A
公开(公告)日：2020-07-07
申请号：CN201811619162.8
申请日：2018-12-28
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种异质键合结构的制备方法，包括步骤：提供第一衬底及第二衬底，第一衬底具有第一键合面，第二衬底具有第二键合面，将第一键合面与第二键合面在键合温度下进行键合处理；在退火处理温度下进行退火处理；进行冷却处理，以降温至第一温度，第一温度低于键合温度；调整上步得到结构的温度至室温，以得到由处理后的第一衬底及第二衬底构成的异质键合结构。本发明提供一种异质键合结构的制备方法，在进行退火处理加固之后，对加固后的结构进行冷却处理，冷却至键合温度以下，从而使得冷却处理过程中产生与加热过程中相反的热应力，降低了异质键合结构内部的残余热应力，从而可以降低因应力引发的键合结构的翘曲。
-
公开(公告)号：CN110880920A
公开(公告)日：2020-03-13
申请号：CN201811035898.0
申请日：2018-09-06
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种异质薄膜结构的制备方法，包括步骤：提供第一衬底，具有相对的第一表面及第二表面；自第一表面进行第一离子注入，形成第一缺陷层，自第二表面进行第二离子注入，形成第二缺陷层；提供具有第一键合面的第二衬底及具有第二键合面的第三衬底，将第一键合面与第一表面键合，第二键合面与第二表面键合；剥离第一衬底，在第二衬底上形成第一剥离层，在第三衬底上形成第二剥离层，获得第一异质薄膜结构以及第二异质薄膜结构，本发明采用双面进行离子注入和进行双面键合的方式，解决了异质衬底制备中，由于热失配导致的键合晶圆解键合甚至碎裂的问题，提高了衬底的产量以及效率，本发明的方案为高效声表面波滤波器的制备提供衬底支持。
-
公开(公告)号：CN110632687A
公开(公告)日：2019-12-31
申请号：CN201810651434.6
申请日：2018-06-22
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种可调控电磁波吸收的超材料晶体结构及制备方法，制备包括：提供闪耀光栅衬底，表面形成有周期排布的锯齿状阵列结构，包括具有第一倾角的第一槽面及具有第二倾角的第二槽面；于闪耀光栅衬底上形成交替多层膜结构，包括若干个超材料结构单元，包括第一等效介电常数单元和第二等效介电常数单元，二者之间形成电磁波吸收界面，本发明的超材料晶体结构可按需调控电磁波的吸收，可以通过调控超材料晶体结构支持的界面波矢，所述多层膜的材料参数和光栅的闪耀角，可精确调控电磁波的特征吸收峰；通过调控超材料晶体结构的周期P，即光栅常数，可有效调控电磁波的吸收系数，可针对不同频段的电磁波的吸收调控，无需重新设计超材料晶体结构。
-
Patent Agency Ranking
公开(公告)号：CN105870186B
公开(公告)日：2019-09-13
申请号：CN201610237267.1
申请日：2016-04-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供一种P型动态阈值晶体管、制备方法及提高工作电压的方法，所述P型动态阈值晶体管至少包括：衬底结构，PMOS器件及PN结器件；PN结器件的N区与PMOS器件的体区连接，PN结器件的P区与PMOS器件的栅连接。在N型本征区中进行P型重掺杂分别形成PMOS器件的源、漏区和体区，同时形成PN结器件；在沟道区上方依次形成栅氧化层、多晶硅层，对多晶硅层进行P型重掺杂形成栅；通过通孔和金属将PMOS器件的栅和PN结器件的P区相连。本发明通过在栅体连接通路上形成一个反偏PN结，来提升体区电压、降低阈值电压、提高驱动电流，实现工作电压的提高，扩展了P型动态阈值晶体管在低功耗电路设计领域的应用价值。
-
公开(公告)号：CN109671612A
公开(公告)日：2019-04-23
申请号：CN201811359791.1
申请日：2018-11-15
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种氧化镓半导体结构的制备方法，包括提供具有注入面的氧化镓单晶晶片；从注入面向氧化镓单晶晶片进行离子注入，使得注入离子到达预设深度并在预设深度处形成注入缺陷层；将注入面与高热导率衬底键合，得到第一复合结构；对第一复合结构进行退火处理，使得第一复合结构中的氧化镓单晶晶片沿着注入缺陷层剥离，由此得到第二复合结构和第三复合结构；对第二复合结构进行表面处理以除去第一损伤层，得到包括第一氧化镓层和高热导率衬底的氧化镓半导体结构。本发明还提供一种由此得到的氧化镓半导体结构。根据本发明的制备方法形成的氧化镓半导体结构，氧化镓单晶薄膜与高热导率衬底集成，有效提高了氧化镓单晶薄膜的导热性。
-
公开(公告)号：CN106209003B
公开(公告)日：2019-03-22
申请号：CN201610527875.6
申请日：2016-07-06
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种利用薄膜转移技术制备薄膜体声波器件的方法，包括：1）提供氧化物单晶衬底；2）自注入面向所述氧化物单晶衬底内进行离子注入，而后在注入面形成下电极；或在注入面形成下电极，而后自注入面向氧化物单晶衬底内进行离子注入；3）提供支撑衬底，将步骤2）得到的结构与支撑衬底键合；4）沿缺陷层剥离部分氧化物单晶衬底，得到氧化物单晶薄膜，氧化物单晶薄膜及下电极转移至支撑衬底上；5）腐蚀支撑衬底以形成空腔；6）在氧化物单晶薄膜表面形成上电极。本发明提供一种新的方法制备金属电极‑单晶氧化物‑金属电极的薄膜体声波滤波器核心结构，有效解决金属电极间无法制备单晶氧化物的问题。
-
公开(公告)号：CN105489608B
公开(公告)日：2019-02-01
申请号：CN201610008065.X
申请日：2016-01-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/11 , H01L21/8244 , G11C11/413
Abstract: 本发明提供一种SOI双端口SRAM单元及其制作方法，所述单元包括：第一反相器，由第一PMOS晶体管及第一NMOS晶体管组成；第二反相器，由第二PMOS晶体管及第二NMOS晶体管组成；获取管，由第三、第四、第五及第六NMOS晶体管组成。本发明的SRAM单元中，组成第一、第二反相器的四个晶体管均采用L型栅，且L型栅的弯折角外侧区域设有重掺杂体接触区。本发明可以在牺牲较小单元面积的情况下有效抑制PD SOI器件中的浮体效应以及寄生三极管效应引发的漏功耗以及晶体管阈值电压漂移，提高单元的抗噪声能力。本发明制造工艺不引入额外掩膜板、与现有逻辑工艺完全兼容，单元内部采用中心对称结构，不仅有利于MOS管的尺寸和阈值电压等匹配，还有利于形成阵列，方便全定制SRAM芯片。
-
公开(公告)号：CN105895507B
公开(公告)日：2018-12-14
申请号：CN201610300774.5
申请日：2016-05-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02 , H01L23/522
Abstract: 本发明提供一种基于绝缘体上硅衬底的射频电容元件及其制备方法，所述制备方法包括：1）制备绝缘体上硅衬底，所述绝缘体上硅衬底包括依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备射频电容元件的位置具有至少直至所述底层硅的凹槽；2）通过掩膜光刻于与所述凹槽的对应位置定义器件区域，并刻蚀去除器件区域的顶层硅，露出下方所述绝缘层的上部表面；3）基于CMOS工艺在器件区域制备射频电容元件。本发明基于图形化的绝缘体上硅衬底，通过后期刻蚀得到了具有衬底空腔的电容元件。电容下方的空腔结构减小了衬底的寄生电容，从而减小了电容损耗，提高了电容的q值，有助于提高集成化射频电路的性能。
-
-
-
-
-
-
-
-
-
Search Results
476
records
(took 0.058 seconds)
