公开(公告)号：CN1300855C

公开(公告)日：2007-02-14

申请号：CN200310122609.8

申请日：2003-12-19

Applicant: 上海新傲科技有限公司 ,  中国科学院上海微系统与信息技术研究所

Inventor： 林成鲁 ,  朱鸣 ,  林青 ,  张苗

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明涉及一种绝缘体上的硅衬底上氧化铪和氧化铝混合结构新型高介电常数栅介质材料的制备方法。属于微电子与固体电子学中介质材料的制造工艺，其特征在于系利用超高真空电子束蒸发的技术，用HfO2源和Al2O3源共蒸发的方法在SOI衬底上制备高介电常数的栅介质材料。超高真空室工作时的真空度1×10-2pa，HfO2蒸发速率是Al2O3的2倍，沉积的HfO2和Al2O3混合结构薄膜为非晶结构，其厚度5-10nm。本方法相对于化学气相沉积等方法工艺简单、成本较低、生长速度快。制备的栅介质材料比常规的HfO2栅介质材料具有结晶温度高、热温度性好、界面产物少等优点。结合了SOI电路的优点，能更好的适应特征尺寸小于100nm的超大规模集成电路的需要。

公开(公告)号：CN1172376C

公开(公告)日：2004-10-20

申请号：CN01139288.6

申请日：2001-12-29

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 安正华 ,  张苗 ,  林成鲁 ,  刘卫丽 ,  沈勤我

IPC: H01L27/12 ,  H01L21/84 ,  H01L21/02 ,  H01L21/20

Abstract: 本发明涉及一种类似绝缘层上硅结构的材料及制备方法。其特征在于它具有Si/Si1-XGeX/SiO2/Si或Si1-XGeX/SiO2/Si的Si1-XGeX-OI结构，前者Ge组分恒定，一般小于30%；后者由递变Ge组分的Si1-XGeX缓冲层和Ge组分固定的Si1-XGeX层组成一种以外延和离子注入和键合技术，并利用特定的热处理工艺实现应变异质结结构的应变反转，从而得到高性能异质结MOSFET、MODFET等器件所需要的双轴张应变Si层。先在处理后的单晶Si衬底上外延一层Si1-XGeX薄层，注入H+离子或He+离子，注入能量为10keV～1MeV，剂量为1016～1017/cm2，形成气泡空腔层，利用键合工艺将另一片衬底材料于氧化硅片键合，在300～600℃下热处理，是键合片从气泡层处裂开，最后在800～1000℃、N2或Ar气氛中退火，加强键合，具有工艺简单、重复性和均匀性好的特点，且与常规硅集成电路工艺兼容。

公开(公告)号：CN1385906A

公开(公告)日：2002-12-18

申请号：CN02111828.0

申请日：2002-05-24

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 张苗 ,  吴雁军 ,  刘卫丽 ,  安正华 ,  林成鲁

IPC: H01L27/12 ,  H01L21/84 ,  H01L21/00

Abstract: 本发明涉及一种广义的绝缘体上半导体薄膜材料(SOI)及制备方法,属于微电子学领域。其特征在于利用氢、氦等离子注入与键合技术,形成以Si、SiC、SiGe、GaAs、InP、类金刚石等半导体薄膜材料为有源层,以SiO2、AlN、Al2O3、玻璃、石英等为绝缘埋层的新一代广义的SOI先进材料。这种结合了微电子领域的先进半导体材料与SOI技术的新型材料,在增加电路抗辐照性能、提高电路速度、降低功耗等方面具有重要的应用前景。

公开(公告)号：CN1359158A

公开(公告)日：2002-07-17

申请号：CN01139288.6

申请日：2001-12-29

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 安正华 ,  张苗 ,  林成鲁 ,  刘卫丽 ,  沈勤我

IPC: H01L27/12 ,  H01L21/84 ,  H01L21/02 ,  H01L21/20

Abstract: 本发明涉及一种类似绝缘层上硅结构的材料及制备方法。其特征在于它具有Si/SiGe/SiO2/Si或SiGe/SiO2/Si的SiGe－OI结构,前者Ge组分恒定,一般小于30%;后者由递变Ge组分的SiGe缓冲层和Ge组分固定的SiGe层组成一种以外延和离子注入和键合技术,并利用特定的热处理工艺实现应变异质结结构的应变反转,从而得到高性能异质结MOSFET、MODFET等器件所需要的双轴张应变Si层。先在处理后的单晶Si衬底上外延一层SiGe薄层,注入H+离子或He+离子,注入能量为10keV～1MeV,剂量为1016～1017/cm2,形成气泡空腔层,利用键合工艺将另一片衬底材料于氧化硅片键合,在300～600℃下热处理,是键合片从气泡层处裂开,最后在800～1000℃、N2或Ar气氛中退火,加强键合,具有工艺简单、重复性和均匀性好的特点,且与常规硅集成电路工艺兼容。

公开(公告)号：CN113078052B

公开(公告)日：2024-06-18

申请号：CN202110321724.6

申请日：2021-03-25

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 狄增峰 ,  刘冠宇 ,  薛忠营 ,  田子傲 ,  张苗

IPC: H01L21/28 ,  H01L21/285 ,  H01L29/417 ,  H01L29/423 ,  H01L21/336 ,  H01L29/78

Abstract: 本发明提供一种晶体管结构及其制备方法，该方法包括：提供一基底；形成石墨烯层于基底的上表面；形成源漏电极层及栅极结构于石墨烯层的上表面；形成支撑层；将由源漏电极层、栅极结构及支撑层组成的复合结构从石墨烯层表面机械剥离；将复合结构转移至目标衬底；去除支撑层，并使源漏电极层及栅极结构留在目标衬底的表面。本发明通过在石墨烯上沉积电极层及栅介质层，利用石墨烯与电极层、栅介质层间较弱的范德华接触易于剥离的特点，实现晶体管结构的剥离，并转移至任意目标衬底形成范德华接触，扩展了晶体管结构的可应用范围，减少了晶体管结构制作过程对目标衬底材料的损伤，有助于提高器件性能，并降低制作成本。

公开(公告)号：CN113078053B

公开(公告)日：2024-02-27

申请号：CN202110331144.5

申请日：2021-03-25

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 狄增峰 ,  刘冠宇 ,  薛忠营 ,  田子傲 ,  张苗

IPC: H01L21/28 ,  H01L29/423

Abstract: 本发明提供一种顶栅结构的制备方法及半导体结构，该制备方法包括以下步骤：提供一基底，并依次形成石墨烯层、栅介质层、至少一栅电极层及支撑层；将由栅介质层、栅电极层及支撑层组成的叠层结构从石墨烯层表面机械剥离；将叠层结构转移至目标衬底，栅介质层与目标衬底的表面接触；去除支撑层，并使由栅介质层及栅电极层组成的顶栅结构留在目标衬底的表面。本发明通过在石墨烯上制作顶栅结构，利用石墨烯与栅介质材料间较弱的范德华接触易于剥离的特点，实现任意顶栅结构的剥离，并转移至任意目标衬底形成范德华接触，扩展了顶栅结构的可应用范围，减少了顶栅结构制作过程对目标衬底材料的损伤，有助于提高器件性能，并降低顶栅结构的制作成本。

公开(公告)号：CN114975084A

公开(公告)日：2022-08-30

申请号：CN202210604165.4

申请日：2022-05-31

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 狄增峰 ,  刘冠宇 ,  田子傲 ,  姜海涛 ,  薛忠营 ,  张苗

IPC: H01L21/02

Abstract: 本发明涉及一种薄膜材料集成方法，包括提供一基底；形成石墨烯层于所述基底的上表面；形成至少一功能材料层于所述石墨烯层的上表面；形成刚性临时基底层于所述石墨烯层的上表面，所述刚性临时基底层覆盖所述功能材料层；将由所述刚性临时基底层、所述功能材料层组成的叠层结构从所述石墨烯层表面机械剥离；将所述叠层结构转移至目标衬底，所述功能材料层与所述目标衬底的表面接触；去除所述刚性临时基底层，并使所述功能材料层留在所述目标衬底的表面。本发明通过选用刚性临时基底，有利于减小功能材料层在工艺过程中的变形，实现与目标衬底的晶圆级对准集成。

公开(公告)号：CN109509705B

公开(公告)日：2020-11-24

申请号：CN201811243153.3

申请日：2018-10-24

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 狄增峰 ,  刘冠宇 ,  张苗 ,  薛忠营

IPC: H01L21/329 ,  H01L29/872 ,  H01L29/06

Abstract: 本发明提供一种低势垒高度肖特基二极管及其制备方法，包括如下步骤：1)提供一基底；2)于基底的表面形成石墨烯薄膜；3)对石墨烯薄膜进行氟化处理以形成氟化石墨烯绝缘层；4)于氟化石墨烯绝缘层表面沉积金属电极；5)去除肖特基结所在区域之外的氟化石墨烯绝缘层；6)于裸露的基底表面形成欧姆接触电极。本发明利用氟化石墨烯绝缘层作为金属电极与基底之间的插层，氟化石墨烯绝缘层不会在基底中产生MIGS钉扎效应；氟化石墨烯绝缘层可以阻挡金属电极与基底之间的互相扩散，可以形成均匀性极高的肖特基结面；可以大大降低金属电极对基底的费米能级钉扎效应，从而降低肖特基二极管中基底与金属电极之间形成的肖特基结势垒高度。

公开(公告)号：CN104752182B

公开(公告)日：2020-01-07

申请号：CN201310746120.1

申请日：2013-12-30

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 张波 ,  侯春雷 ,  狄增峰 ,  张苗 ,  赵清太

IPC: H01L21/28

Abstract: 本发明提供一种利用Ti插入层制作NiSiGe材料的方法，至少包括以下步骤：1）提供一Si1‑xGex层，于所述Si1‑xGex层表面形成Ti金属薄膜，其中，0.05≤x≤0.9；2）于所述Ti掺入层表面形成Ni金属层；3）采用快速退火工艺使所述Ni金属穿过所述Ti金属薄膜与所述Si1‑xGex层反应生成NiSi1‑xGex层，其中，0.05≤x≤0.9。本发明具有以下有益效果：由于特定温度可以提供Ni与Si1‑xGex层反应所需的热激活能，并使只有极少量的Ti与Si1‑xGex反应并保持在Si1‑xGex层与NiSi1‑xGex层的界面处，产生几个原子层的缺陷聚集区，隔断了表层薄膜应力的释放向底层的传递，同时使Ni与Si1‑xGex的反应以较缓慢的速度进行。因此，本发明对于保持Si1‑xGex的应变起到了一定的作用，可以获得连续、均一、稳定的NiSiGe材料。

公开(公告)号：CN110117780A

公开(公告)日：2019-08-13

申请号：CN201910208837.8

申请日：2019-03-19

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 张苗 ,  陈玉龙 ,  狄增峰 ,  薛忠营 ,  贾鹏飞

IPC: C23C16/26 ,  C23C16/56 ,  B32B15/00 ,  B32B9/00 ,  B32B9/04 ,  B32B7/10 ,  B32B37/00

Abstract: 本发明提供一种二维材料层及制备方法，包括步骤：提供一衬底，于衬底上表面形成二维材料层；采用导电型针尖扫描所述二维材料层的上表面，所述导电型针尖具有激发电压。本发明的二维材料层及制备方法能很大程度降低界面的摩擦，从而延长器件的寿命，减少功耗，提高效率，还能节能环保，减少经济损失。