指令模拟器指令执行方法、装置、终端设备以及存储介质

    公开(公告)号:CN112069015A

    公开(公告)日:2020-12-11

    申请号:CN202011243036.4

    申请日:2020-11-10

    Abstract: 本发明公开一种指令集模拟器指令执行方法,所述方法包括以下步骤:在接收到针对当前控制指令的编辑指令时,判断所述编辑指令是否满足预设条件;在所述编辑指令满足所述预设条件时,在快捷编辑指令集中确定出与所述编辑指令对应的选定快捷编辑指令,其中,所述快捷编辑指令集中包括满足所述预设条件的不同编辑指令对应的快捷编辑指令;根据所述选定快捷编辑指令和所述当前控制指令,获得第一控制指令;根据所述第一控制指令,输出对应的调试动作。本发明还公开了一种指令集模拟器指令执行装置、终端设备以及存储介质。不需要用户按序、逐个字符地输入第一控制指令,指令集模拟器调试效率较高。

    一种内存检测方法、系统及相关设备

    公开(公告)号:CN112000536A

    公开(公告)日:2020-11-27

    申请号:CN202011049865.9

    申请日:2020-09-29

    Abstract: 本发明实施例提供了一种内存检测方法、系统及相关设备,用于识别出DDR内存中的具体故障类型,提高内存检测的准确性。本发明实施例方法包括:依次将数据线中的一个有效位置低,其余位置高,将数据写入DDR内存中,并根据写入数据与读取数据的一致性判断所述数据线是否发生短路或断路故障;依次将所述数据线中的一个有效位置高,其余位置低,将数据写入所述DDR内存中,并根据写入数据与读取数据的一致性判断所述数据线是否发生短路或断路故障;当判定所述数据线无短路或断路故障时,在所述DDR内存的全部可用地址对应的存储单元写入预设数据,然后根据读回数据与所述预设数据的一致性判断所述DDR内存是否存在硬件故障。

    数据传输方法、装置、存储介质及计算机设备

    公开(公告)号:CN119922252A

    公开(公告)日:2025-05-02

    申请号:CN202510423291.3

    申请日:2025-04-07

    Abstract: 本申请实施例提供一种数据传输方法、装置、存储介质及计算机设备,包括:接收待传输的协议报文,对协议报文进行解析,得到协议报文的目标帧标识;基于帧标识与报文类型的第一预设映射关系,确定目标帧标识对应的第一报文类型;根据报文类型与优先级字段的第二预设映射关系,确定第一报文类型对应的第一优先级字段;将协议报文的报文格式转换为指定报文格式,并将第一先级字段写入,得到目标协议报文;将目标协议报文传输至指定存储区域中,以使报文调度器根据目标协议报文包括的第一优先级字段将目标协议报文调度至相应的传输队列,通过对协议报文进行解析出的目标帧标识来识别协议报文的第一报文类型,无需使用协议转换设备,以提升兼容性。

    融合安全属性的数据质量评估方法及其装置

    公开(公告)号:CN119202632A

    公开(公告)日:2024-12-27

    申请号:CN202411080382.3

    申请日:2024-08-07

    Abstract: 本发明公开了一种融合安全属性的数据质量评估方法及其装置,所述方法包括以下步骤:获取语料数据,并对语料数据进行预处理,得到待评估文本;获取预设的参考文本,并根据待评估文本包含参考文本的关键词语的频率确定文本质量分值;将待评估文本输入训练后的目标模型,通过目标模型基于待评估文本的文本嵌入向量分别与内置的第一质量特征空间和第二质量特征空间中的特征之间的相似度,输出文本安全分值;根据文本质量分值和文本安全分值进行加权计算,得到待评估文本的目标评分,通过文本质量分值和文本安全分值对语料数据进行评估,能对语料数据进行严格的筛查并精准地识别出语料数据内的安全隐患因素,确保语料数据具有高质量和多样性。

    基于RISC-V核的工业控制及通信芯片架构

    公开(公告)号:CN115903613B

    公开(公告)日:2024-06-21

    申请号:CN202211636699.1

    申请日:2022-12-15

    Abstract: 本发明涉及工业控制及通信技术领域,并公开了一种基于RISC‑V核的工业控制及通信芯片架构,该芯片包括:至少一个控制单元、总线协议AXI总线、外部扩展单元和输入输出IO口,控制单元包括开源指令集RISC‑V核和芯片扩展子单元;RISC‑V核与AXI总线和芯片扩展子单元连接,芯片扩展子单元与IO口和外部扩展单元连接,AXI总线与外部扩展单元连接;芯片扩展子单元用于将输入的接口数据传输至RISC‑V核,外部扩展单元用于将外部数据通过AXI总线传输至RISC‑V核,RISC‑V核用于根据接口数据,和或,外部数据进行数据交互,以实现工业控制与通信,进而提高了工业控制及通信芯片的数据交互效率。

    NVDLA软件栈的推理方法、装置、设备及存储介质

    公开(公告)号:CN115249068A

    公开(公告)日:2022-10-28

    申请号:CN202210964832.X

    申请日:2022-08-11

    Abstract: 本申请公开了一种NVDLA软件栈的推理方法、装置、设备及存储介质,该方法包括:接收推理数据集,并从预设的算法库中,调用对所述推理数据集推理的预存算法;其中,所述算法库是基于预设的模型算法经过切分、关联、格式转化后的预存算法组合得到的;基于预存算法,结合预设的推理顺序,对所述推理数据集中的推理数据依次进行推理。在本申请中,将处理后的模型算法进行保存得到算法库,在对推理数据集进行推理时,直接调用算法库中过的预存算法,即可对推理算法数据集中的推理数据依次进行推理,减少了对算法的处理时间,在对多组数据进行推理时,提高了单组数据的平均推理速度。

    波形获取方法及装置、测试设备、计算机可读存储介质

    公开(公告)号:CN112270153B

    公开(公告)日:2021-04-16

    申请号:CN202011472824.0

    申请日:2020-12-15

    Abstract: 本发明涉及电子设计自动化领域,公开了一种波形获取方法及装置、测试设备、计算机可读存储介质。本发明通过在对被测设计进行测试的过程中,实时监测被测设计的指定端口是否接收到命令,在实时监测到被测设计的指定端口接收到命令时,获取命令对应操作的持续时长,进而在持续时长超过预设阈值时,判定指定端口发生死锁,获取问题现场的波形,并输出波形,以供用户根据波形进行问题定位;解决了相关技术中需要重复执行测试用例,死锁问题不容易复现,造成死锁问题定位效率低的问题。

    片上系统芯片设计方案的测试方法及片上系统

    公开(公告)号:CN112232004B

    公开(公告)日:2021-04-09

    申请号:CN202011466993.3

    申请日:2020-12-14

    Abstract: 本发明公开了一种片上系统芯片设计方案的测试方法,包括以下步骤:提供具有固化外设的可编程器件;其中,所述可编程器件被划分为可编程系统端和可编程逻辑端,且所述固化外设置于所述可编程系统端;将待测试的片上系统芯片的设计方案采用所述可编程逻辑端进行处理器的实例化;将位于所述可编程逻辑端的实例化的处理器与位于所述可编程系统端的固化外设建立连接;利用所述固化外设对所述片上系统芯片的处理器的设计功能进行测试;本发明还公开了一种片上系统,解决现有技术中片上系统芯片测试过程导致资源消耗量大的问题,降低了片上系统芯片验证测试成本。

    波形获取方法及装置、测试设备、计算机可读存储介质

    公开(公告)号:CN112270153A

    公开(公告)日:2021-01-26

    申请号:CN202011472824.0

    申请日:2020-12-15

    Abstract: 本发明涉及电子设计自动化领域,公开了一种波形获取方法及装置、测试设备、计算机可读存储介质。本发明通过在对被测设计进行测试的过程中,实时监测被测设计的指定端口是否接收到命令,在实时监测到被测设计的指定端口接收到命令时,获取命令对应操作的持续时长,进而在持续时长超过预设阈值时,判定指定端口发生死锁,获取问题现场的波形,并输出波形,以供用户根据波形进行问题定位;解决了相关技术中需要重复执行测试用例,死锁问题不容易复现,造成死锁问题定位效率低的问题。

    虚拟机指令解析加速方法、装置和计算机存储介质

    公开(公告)号:CN112256331A

    公开(公告)日:2021-01-22

    申请号:CN202011528597.9

    申请日:2020-12-22

    Abstract: 本发明公开了一种虚拟机指令解析加速方法、装置和计算机存储介质,该方法包括以下步骤:在宿主机增设加速硬件,并通过专用总线与宿主机的处理器连接;将运行于宿主机的虚拟机中保存待解析指令的缓存区域地址映射到加速硬件的物理地址;当虚拟机写数据时,宿主机的处理器发起专用总线写地址有效,虚拟机的当前待解析指令在加速硬件中转换为宿主机可执行的指令;当宿主机读数据时,宿主机的处理器发起专用总线读地址有效,从加速硬件中读出宿主机可执行的指令。解决了现有技术中软件解析指令操作字段的过程十分缓慢的问题。

Patent Agency Ranking