-
公开(公告)号：CN112232004B
公开(公告)日：2021-04-09
申请号：CN202011466993.3
申请日：2020-12-14
Applicant: 鹏城实验室
IPC: G06F30/331
Abstract: 本发明公开了一种片上系统芯片设计方案的测试方法，包括以下步骤：提供具有固化外设的可编程器件；其中，所述可编程器件被划分为可编程系统端和可编程逻辑端，且所述固化外设置于所述可编程系统端；将待测试的片上系统芯片的设计方案采用所述可编程逻辑端进行处理器的实例化；将位于所述可编程逻辑端的实例化的处理器与位于所述可编程系统端的固化外设建立连接；利用所述固化外设对所述片上系统芯片的处理器的设计功能进行测试；本发明还公开了一种片上系统，解决现有技术中片上系统芯片测试过程导致资源消耗量大的问题，降低了片上系统芯片验证测试成本。
-
公开(公告)号：CN112232004A
公开(公告)日：2021-01-15
申请号：CN202011466993.3
申请日：2020-12-14
Applicant: 鹏城实验室
IPC: G06F30/331
Abstract: 本发明公开了一种片上系统芯片设计方案的测试方法，包括以下步骤：提供具有固化外设的可编程器件；其中，所述可编程器件被划分为可编程系统端和可编程逻辑端，且所述固化外设置于所述可编程系统端；将待测试的片上系统芯片的设计方案采用所述可编程逻辑端进行处理器的实例化；将位于所述可编程逻辑端的实例化的处理器与位于所述可编程系统端的固化外设建立连接；利用所述固化外设对所述片上系统芯片的处理器的设计功能进行测试；本发明还公开了一种片上系统，解决现有技术中片上系统芯片测试过程导致资源消耗量大的问题，降低了片上系统芯片验证测试成本。
-
公开(公告)号：CN113326524A
公开(公告)日：2021-08-31
申请号：CN202110683433.1
申请日：2021-06-18
Applicant: 鹏城实验室
Abstract: 本发明公开了指令处理方法及处理器，所述指令处理方法包括：由第一指令队列中提取目标指令，执行提取的所述目标指令；在所述目标指令的类型为第一类型时，将所述目标指令的状态设置为可提交状态；在所述目标指令的类型为第二类型时，按照所述目标指令的重复执行次数随机重复执行所述目标指令，所述重复执行次数为至少两次；在所述目标指令的至少两次执行结果不一致时，判定出现异常，本发明在同一个处理器中复用硬件资源同时实现了安全指令的随机化执行及冗余执行，提高微处理器的执行效率及安全性。
-
公开(公告)号：CN111969981B
公开(公告)日：2021-01-12
申请号：CN202011128048.2
申请日：2020-10-21
Applicant: 鹏城实验室
Abstract: 一种时钟产生电路，包括第一反相器链、第二反相器链、第一随机信号产生电路以及第一控制模块。第一反相器链包括串联连接的多个第一反相器，其用于根据第一配置信号选择所述第一反相器的个数以输出第一时钟信号；第二反相器链包括串联连接的多个第二反相器，其用于根据第二配置信号选择第二反相器的个数以输出第二时钟信号；第一随机信号产生电路用于对第一时钟信号和第二时钟信号进行组合来产生第一随机信号；第一控制模块用于根据第一随机信号生成第一配置信号或者第二配置信号，以变更第一反相器链中的第一反相器的个数或者变更第二反相器链中的第二反相器的个数。本发明还提供了一种随机数产生电路。
-
公开(公告)号：CN113326524B
公开(公告)日：2024-05-28
申请号：CN202110683433.1
申请日：2021-06-18
Applicant: 鹏城实验室
Abstract: 本发明公开了指令处理方法及处理器，所述指令处理方法包括：由第一指令队列中提取目标指令，执行提取的所述目标指令；在所述目标指令的类型为第一类型时，将所述目标指令的状态设置为可提交状态；在所述目标指令的类型为第二类型时，按照所述目标指令的重复执行次数随机重复执行所述目标指令，所述重复执行次数为至少两次；在所述目标指令的至少两次执行结果不一致时，判定出现异常，本发明在同一个处理器中复用硬件资源同时实现了安全指令的随机化执行及冗余执行，提高微处理器的执行效率及安全性。
-
Patent Agency Ranking
公开(公告)号：CN115617514A
公开(公告)日：2023-01-17
申请号：CN202211231155.7
申请日：2022-10-09
Applicant: 鹏城实验室
Abstract: 本申请公开了一种卷积数据的缓存及其实时释放方法、装置、设备及介质，属于人工智能领域，该方法包括：在接收到目标卷积运算指令时，确定对应的卷积矩阵的宽度，预设的条操作长度，其中，所述卷积矩阵包括多个基本块；基于所述条操作长度与所述宽度，确定缓存方式；基于所述缓存方式，缓存所述基本块的数据至预设的缓存空间，并基于所述缓存方式实时释放。在本申请中，基于条操作长度与卷积矩阵的宽度的大小关系，确定采用的缓存方式，其中，缓存方式与卷积运算规律有关。根据情况选择的缓存方案，适应相应情况，使得同次中间卷积运算中不再复用的数据，无需等待需复用的数据，及时批量释放，提高卷积运算的缓存空间利用率。
-
公开(公告)号：CN112015490A
公开(公告)日：2020-12-01
申请号：CN202011200273.2
申请日：2020-11-02
Applicant: 鹏城实验室
Abstract: 本发明公开了一种采用可编程器件实现与测试精简指令集的方法、设备及介质，该方法包括：将所述精简指令集中的基础指令集配置于所述静态部分；将所述精简指令集中除基础指令集之外的可替换指令集保存于与所述可编程器件连接的存储单元中；根据所述可编程器件所要实现的处理器功能，在运行过程中：调用所述基础指令集；以及分时地将需要使用的可替换指令集配置于所述可动态配置部分以调用当前所需要的可替换指令集。在可编程器件面积不足以装下所有指令集的情况下，达到了不中断软件调试过程而完成整个指令集的测试的技术效果。
-
公开(公告)号：CN111969981A
公开(公告)日：2020-11-20
申请号：CN202011128048.2
申请日：2020-10-21
Applicant: 鹏城实验室
Abstract: 一种时钟产生电路，包括第一反相器链、第二反相器链、第一随机信号产生电路以及第一控制模块。第一反相器链包括串联连接的多个第一反相器，其用于根据第一配置信号选择所述第一反相器的个数以输出第一时钟信号；第二反相器链包括串联连接的多个第二反相器，其用于根据第二配置信号选择第二反相器的个数以输出第二时钟信号；第一随机信号产生电路用于对第一时钟信号和第二时钟信号进行组合来产生第一随机信号；第一控制模块用于根据第一随机信号生成第一配置信号或者第二配置信号，以变更第一反相器链中的第一反相器的个数或者变更第二反相器链中的第二反相器的个数。本发明还提供了一种随机数产生电路。
-
公开(公告)号：CN112241556B
公开(公告)日：2021-04-09
申请号：CN202011499907.9
申请日：2020-12-18
Applicant: 鹏城实验室
IPC: G06F21/75
Abstract: 本发明公开了一种控制电路的中断管理方法、装置、设备及存储介质，基于随机控制器获取初始种子，根据所述初始种子生成随机序列，并将所述随机序列分别发送至PLIC与处理器核；当检测到所述PLIC中输出中断信号时，基于所述PLIC将所述随机序列作为目标随机序列发送至所述处理器核；基于所述处理器核确定所述目标随机序列与所述随机序列是否相同，若所述目标随机序列与所述随机序列相同，则触发中断并执行中断事务。本发明将PLIC输出的单比特信号替换成随机控制器生成的多比特随机序列，由于随机序列比单比特信号或固定编码信号的安全性更高，有利于提高中断信号的安全性。
-
公开(公告)号：CN112241556A
公开(公告)日：2021-01-19
申请号：CN202011499907.9
申请日：2020-12-18
Applicant: 鹏城实验室
IPC: G06F21/75
Abstract: 本发明公开了一种控制电路的中断管理方法、装置、设备及存储介质，基于随机控制器获取初始种子，根据所述初始种子生成随机序列，并将所述随机序列分别发送至PLIC与处理器核；当检测到所述PLIC中输出中断信号时，基于所述PLIC将所述随机序列作为目标随机序列发送至所述处理器核；基于所述处理器核确定所述目标随机序列与所述随机序列是否相同，若所述目标随机序列与所述随机序列相同，则触发中断并执行中断事务。本发明将PLIC输出的单比特信号替换成随机控制器生成的多比特随机序列，由于随机序列比单比特信号或固定编码信号的安全性更高，有利于提高中断信号的安全性。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.018 seconds)
