指令处理方法及处理器
    1.
    发明授权

    公开(公告)号:CN113342528B

    公开(公告)日:2024-09-17

    申请号:CN202110663097.4

    申请日:2021-06-15

    Abstract: 本发明公开了指令处理方法及处理器,该方法包括:确定处理器的目标工作模式;在目标工作模式为第一工作模式时,每周期处理至少两条不相同的待执行指令;在目标工作模式为第二工作模式时,每周期处理至少两条相同的待执行指令,并比对至少两个相同的待执行指令的执行结果,根据执行结果确定是否出现异常。本发明不仅实现了硬件资源的复用,节约了资源,还能够在同一个处理器中支持两种工作模式,并且支持模式的动态切换,提高了处理器处理指令时的灵活性。

    指令处理方法及处理器
    2.
    发明公开

    公开(公告)号:CN113342528A

    公开(公告)日:2021-09-03

    申请号:CN202110663097.4

    申请日:2021-06-15

    Abstract: 本发明公开了指令处理方法及处理器,该方法包括:确定处理器的目标工作模式;在目标工作模式为第一工作模式时,每周期处理至少两条不相同的待执行指令;在目标工作模式为第二工作模式时,每周期处理至少两条相同的待执行指令,并比对至少两个相同的待执行指令的执行结果,根据执行结果确定是否出现异常。本发明不仅实现了硬件资源的复用,节约了资源,还能够在同一个处理器中支持两种工作模式,并且支持模式的动态切换,提高了处理器处理指令时的灵活性。

    基于RISC-V的控制方法、系统、芯片及存储介质

    公开(公告)号:CN116028402A

    公开(公告)日:2023-04-28

    申请号:CN202211743885.5

    申请日:2022-12-30

    Abstract: 本发明涉及芯片控制技术领域,并公开了一种基于RISC‑V的控制方法、系统、芯片及存储介质,所述基于RISC‑V的控制方法应用于基于RISC‑V的控制系统,所述基于RISC‑V的控制系统包括指令解码单元、开源指令集RISC‑V处理器和输入输出端口GPIO,该方法包括:通过指令解码单元获取RISC‑V处理器读入的控制指令,并确定所述控制指令对应的解码指令;根据所述解码指令和预存的历史切换信息确定方向切换信息;确定所述方向切换信息对应的目标处理单元,通过所述目标处理单元根据所述解码指令对GPIO进行控制,进而提高了芯片输入输出的控制效率。

    NVDLA软件栈的推理方法、装置、设备及存储介质

    公开(公告)号:CN115249068A

    公开(公告)日:2022-10-28

    申请号:CN202210964832.X

    申请日:2022-08-11

    Abstract: 本申请公开了一种NVDLA软件栈的推理方法、装置、设备及存储介质,该方法包括:接收推理数据集,并从预设的算法库中,调用对所述推理数据集推理的预存算法;其中,所述算法库是基于预设的模型算法经过切分、关联、格式转化后的预存算法组合得到的;基于预存算法,结合预设的推理顺序,对所述推理数据集中的推理数据依次进行推理。在本申请中,将处理后的模型算法进行保存得到算法库,在对推理数据集进行推理时,直接调用算法库中过的预存算法,即可对推理算法数据集中的推理数据依次进行推理,减少了对算法的处理时间,在对多组数据进行推理时,提高了单组数据的平均推理速度。

    一种故障注入的CPU异常功能验证方法

    公开(公告)号:CN115168131A

    公开(公告)日:2022-10-11

    申请号:CN202210918799.7

    申请日:2022-08-01

    Abstract: 本发明公开了一种故障注入的CPU异常功能验证方法,属于处理器验证领域,将测试用例经编译器处理转换为目标汇编文件,所述目标汇编文件至少包括第一汇编代码;确定即将插入所述第一汇编代码中的目标异常代码及其插入地址;修改原始异常处理程序和原始跳转代码;在所述第一汇编代码中的所述插入地址处插入所述目标异常代码,得到第二汇编代码;编译所述第二汇编代码,并将所述第二汇编代码经汇编器处理转换为二进制格式,以供所述仿真模型以及所述待测CPU执行所述二进制文件;将所述仿真模型以及所述待测CPU的执行结果进行比对,根据比对结果验证待测CPU的功能是否正常,即可完成待测CPU的验证,本申请能够充分验证CPU的功能。

Patent Agency Ranking