公开(公告)号：CN119917340A

公开(公告)日：2025-05-02

申请号：CN202411812943.4

申请日：2024-12-10

Applicant: 鹏城实验室

Inventor： 林清音 ,  李睿 ,  马浚铧

IPC: G06F11/14

Abstract: 本申请实施例提供一种数据处理方法、装置、存储介质及计算机设备，通过先获取数据表中当前变更位置与变更数据，写入第一数据块；再获取变更数据记录表特定列的待比对数据块与有数据块的最后一列，该表每列数据块对应数据表历史变更信息；比对待比对数据块与第一数据块，筛选出目标数据块及相同变更位置的目标变更位置；提取目标数据写入第二数据块；将目标数据块对应的第二数据块写入对应列第二行，第一数据块写入最后一列的下一列。此方法可记录当前数据变更情况，关键在于仅读取恢复检查点的更新数据，这样能避免资源与时间成本的过度消耗，有效提升数据恢复效率，在数据处理领域具有重要意义，可应用于众多数据管理场景以优化数据恢复流程。

公开(公告)号：CN112270153B

公开(公告)日：2021-04-16

申请号：CN202011472824.0

申请日：2020-12-15

Applicant: 鹏城实验室

Inventor： 高峰 ,  李睿 ,  张凡 ,  李孟

IPC: G06F30/331

Abstract: 本发明涉及电子设计自动化领域，公开了一种波形获取方法及装置、测试设备、计算机可读存储介质。本发明通过在对被测设计进行测试的过程中，实时监测被测设计的指定端口是否接收到命令，在实时监测到被测设计的指定端口接收到命令时，获取命令对应操作的持续时长，进而在持续时长超过预设阈值时，判定指定端口发生死锁，获取问题现场的波形，并输出波形，以供用户根据波形进行问题定位；解决了相关技术中需要重复执行测试用例，死锁问题不容易复现，造成死锁问题定位效率低的问题。

公开(公告)号：CN112559380A

公开(公告)日：2021-03-26

申请号：CN202110188545.X

申请日：2021-02-19

Applicant: 鹏城实验室

Inventor： 李睿 ,  陈兴 ,  吴一凡

IPC: G06F11/36

Abstract: 本发明公开了一种项目的测试方法、装置及计算机可读存储介质，方法包括：在当前时间点达到检测时间点时，检测数据仓库中的分支仓库是否进行更新得到更新结果，其中，分支仓库根据项目的数据进行更新；在更新结果为未更新时，增大间隔时长；根据增大间隔时长以及当前时间点更新检测时间点，并返回执行在当前时间点达到检测时间点时，检测数据仓库中的分支仓库是否进行更新的步骤；在更新结果为更新时，根据更新的分支仓库确定项目文件，并根据项目文件对项目进行测试得到项目结果。本发明可降低在进行项目的测试时所造成的计算资源的浪费。

公开(公告)号：CN112270153A

公开(公告)日：2021-01-26

申请号：CN202011472824.0

申请日：2020-12-15

Applicant: 鹏城实验室

Inventor： 高峰 ,  李睿 ,  张凡 ,  李孟

IPC: G06F30/331

Abstract: 本发明涉及电子设计自动化领域，公开了一种波形获取方法及装置、测试设备、计算机可读存储介质。本发明通过在对被测设计进行测试的过程中，实时监测被测设计的指定端口是否接收到命令，在实时监测到被测设计的指定端口接收到命令时，获取命令对应操作的持续时长，进而在持续时长超过预设阈值时，判定指定端口发生死锁，获取问题现场的波形，并输出波形，以供用户根据波形进行问题定位；解决了相关技术中需要重复执行测试用例，死锁问题不容易复现，造成死锁问题定位效率低的问题。

公开(公告)号：CN112232525A

公开(公告)日：2021-01-15

申请号：CN202011471000.1

申请日：2020-12-15

Applicant: 鹏城实验室

Inventor： 朱方平 ,  付志鹏 ,  李睿

IPC: G06N20/00

Abstract: 本发明公开了一种驾驶模式特征构造与筛选方法及装置、计算机可读存储介质，该方法包括以下步骤：使用同步多时窗方法对驾驶模式样本中的驾驶操作参数进行观测，并利用统计学特征与个性化特征构造所述驾驶模式样本的特征空间；对所述特征空间中的特征进行显著性分析，并通过剔除无关特征来降低所述特征空间的特征维度；使用特征筛选算法对降维后的特征空间中的特征进行特征选取，得到所述驾驶模式样本的当前最佳特征空间。本发明解决了传统技术中驾驶模式的表征特征信息少且特征筛选效果不佳的问题，实现了对驾驶模式的表征特征的扩展，增强了特征筛选的效果，提升了驾驶模式的辨识精度。

公开(公告)号：CN112069015B

公开(公告)日：2021-02-23

申请号：CN202011243036.4

申请日：2020-11-10

Applicant: 鹏城实验室

Inventor： 程睿 ,  李睿 ,  张凡 ,  庞川

IPC: G06F11/26 ,  G06F11/263

Abstract: 本发明公开一种指令集模拟器指令执行方法，所述方法包括以下步骤：在接收到针对当前控制指令的编辑指令时，判断所述编辑指令是否满足预设条件；在所述编辑指令满足所述预设条件时，在快捷编辑指令集中确定出与所述编辑指令对应的选定快捷编辑指令，其中，所述快捷编辑指令集中包括满足所述预设条件的不同编辑指令对应的快捷编辑指令；根据所述选定快捷编辑指令和所述当前控制指令，获得第一控制指令；根据所述第一控制指令，输出对应的调试动作。本发明还公开了一种指令集模拟器指令执行装置、终端设备以及存储介质。不需要用户按序、逐个字符地输入第一控制指令，指令集模拟器调试效率较高。

公开(公告)号：CN112069015A

公开(公告)日：2020-12-11

申请号：CN202011243036.4

申请日：2020-11-10

Applicant: 鹏城实验室

Inventor： 程睿 ,  李睿 ,  张凡 ,  庞川

IPC: G06F11/26 ,  G06F11/263

Abstract: 本发明公开一种指令集模拟器指令执行方法，所述方法包括以下步骤：在接收到针对当前控制指令的编辑指令时，判断所述编辑指令是否满足预设条件；在所述编辑指令满足所述预设条件时，在快捷编辑指令集中确定出与所述编辑指令对应的选定快捷编辑指令，其中，所述快捷编辑指令集中包括满足所述预设条件的不同编辑指令对应的快捷编辑指令；根据所述选定快捷编辑指令和所述当前控制指令，获得第一控制指令；根据所述第一控制指令，输出对应的调试动作。本发明还公开了一种指令集模拟器指令执行装置、终端设备以及存储介质。不需要用户按序、逐个字符地输入第一控制指令，指令集模拟器调试效率较高。

公开(公告)号：CN112000536A

公开(公告)日：2020-11-27

申请号：CN202011049865.9

申请日：2020-09-29

Applicant: 鹏城实验室

Inventor： 庞川 ,  李睿 ,  张凡 ,  高峰

IPC: G06F11/22

Abstract: 本发明实施例提供了一种内存检测方法、系统及相关设备，用于识别出DDR内存中的具体故障类型，提高内存检测的准确性。本发明实施例方法包括：依次将数据线中的一个有效位置低，其余位置高，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断所述数据线是否发生短路或断路故障；依次将所述数据线中的一个有效位置高，其余位置低，将数据写入所述DDR内存中，并根据写入数据与读取数据的一致性判断所述数据线是否发生短路或断路故障；当判定所述数据线无短路或断路故障时，在所述DDR内存的全部可用地址对应的存储单元写入预设数据，然后根据读回数据与所述预设数据的一致性判断所述DDR内存是否存在硬件故障。

公开(公告)号：CN111930444B

公开(公告)日：2021-02-05

申请号：CN202011107190.9

申请日：2020-10-16

Applicant: 鹏城实验室

Inventor： 张延飞 ,  张凡 ,  李睿 ,  高峰

IPC: G06F9/445 ,  G06F30/327 ,  G06F11/36

Abstract: 本发明公开了一种处理器核验证的指令耦合装置、方法、设备及存储介质，处理器核验证的指令耦合装置包括：配置信息解析器、约束求解器、指令生成器和指令发射器，配置信息解析器用于将处理器核中测试用例的配置信息解析为第一约束数据；约束求解器用于基于第一约束数据进行约束求解，确定求解约束的结果，基于第一约束数据生成第二约束数据；指令生成器用于基于第二约束数据生成耦合指令或非耦合指令；指令发射器用于将耦合指令或非耦合指令发送至驱动器，将生成的指令信息反馈至约束求解器。本发明将配置信息和指令发射器中的指令信息耦合，使得各个指令之间相互关联和依赖，提升了测试覆盖率收敛效率。

公开(公告)号：CN111931161B

公开(公告)日：2021-01-12

申请号：CN202010944745.9

申请日：2020-09-10

Applicant: 鹏城实验室

Inventor： 高峰 ,  张凡 ,  李睿

IPC: G06F21/44

Abstract: 本发明公开了一种基于RISC‑V处理器的芯片验证方法、设备及存储介质，步骤包括：获取精简指令集计算机RISC‑V处理器中的RISC‑V测试激励，基于所述RISC‑V处理器中的RISC‑V参考模型确定所述RISC‑V测试激励对应的预期值序列；基于所述RISC‑V处理器中的寄存器转换级电路RTL代码确定所述RISC‑V测试激励对应的匹配值序列；基于所述匹配值序列和所述预期值序列对所述RISC‑V处理器进行验证。由此可知，本发明实现通过实时获取RISC‑V测试激励，通过RISC‑V参考模型确定RISC‑V测试激励对应的预期值序列，并通过RTL代码确定RISC‑V测试激励对应的匹配值序列，基于匹配值序列和预期值序列将RISC‑V处理器进行芯片验证，从而减少了芯片验证的不相干信息，降低了log文件容量，从而提升了芯片验证的验证效率。