-
公开(公告)号：CN113422756B
公开(公告)日：2022-12-27
申请号：CN202110582358.X
申请日：2021-05-26
Applicant: 鹏城实验室
Abstract: 本发明公开一种验证数据传输方法，用于速率转换装置，速率转换装置分别与计算机和硬件仿真加速器连接；方法包括以下步骤：接收硬件仿真加速器发送的验证数据，验证数据是对待验证芯片进行验证获得，验证数据的波特率与硬件仿真加速器的数据传输协议的第一时钟对应；利用第一时钟，从所述验证数据中提取第一目标内容，并利用所述第二时钟，将所述第一目标内容转换为第一发送数据，第一发送数据的波特率与第二时钟对应；将第一发送数据发送至计算机。本发明还公开了一种速率转换装置和验证数据传输系统。利用本发明的方法，硬件仿真加速器的频率不需要降低，可以在较高的性能模式下进行待验证芯片的验证，使得验证效率较高。
-
公开(公告)号：CN113485882A
公开(公告)日：2021-10-08
申请号：CN202110827775.6
申请日：2021-07-21
Applicant: 鹏城实验室
Abstract: 本发明公开了一种芯片验证方法、装置和计算机可读存储介质，通过在接收到验证指令后，对待验证模块的环境参数进行初始化；根据脚本从预设目录中解析并提取第一电子表单中的配置信息，并根据所述配置信息进行验证，获得对应的验证结果；将所述验证结果映射预设第二电子表单，以判断验证是否通过。本发明能够实现全自动化验证。
-
公开(公告)号：CN113422756A
公开(公告)日：2021-09-21
申请号：CN202110582358.X
申请日：2021-05-26
Applicant: 鹏城实验室
IPC: H04L29/06
Abstract: 本发明公开一种验证数据传输方法，用于速率转换装置，速率转换装置分别与计算机和硬件仿真加速器连接；方法包括以下步骤：接收硬件仿真加速器发送的验证数据，验证数据是对待验证芯片进行验证获得，验证数据的波特率与硬件仿真加速器的数据传输协议的第一时钟对应；利用第一时钟，从所述验证数据中提取第一目标内容，并利用所述第二时钟，将所述第一目标内容转换为第一发送数据，第一发送数据的波特率与第二时钟对应；将第一发送数据发送至计算机。本发明还公开了一种速率转换装置和验证数据传输系统。利用本发明的方法，硬件仿真加速器的频率不需要降低，可以在较高的性能模式下进行待验证芯片的验证，使得验证效率较高。
-
公开(公告)号：CN113407393A
公开(公告)日：2021-09-17
申请号：CN202110575993.5
申请日：2021-05-25
Applicant: 鹏城实验室
IPC: G06F11/22
Abstract: 本发明公开一种芯片验证方法，用于终端设备，方法包括以下步骤：基于目标验证计划，创建目标测试用例；将目标测试用例发送到现场可编程逻辑门阵列FPGA测试装置，以使FPGA测试装置利用目标测试用例，对FPGA测试装置中的待测试芯片进行测试，以获得测试数据；从FPGA测试装置获取测试数据；将测试数据发送至验证平台，以使验证平台，基于测试数据，获得待测试芯片的功能覆盖率；基于接收到的验证平台返回的功能覆盖率，获得待测试芯片的验证结果。本发明还公开一种终端设备、验证平台以及计算机可读存储介质。利用本发明的芯片验证方法，达到了提高芯片验证效率的技术效果。
-
公开(公告)号：CN117217143A
公开(公告)日：2023-12-12
申请号：CN202311135541.0
申请日：2023-08-31
Applicant: 鹏城实验室
IPC: G06F30/331 , G06F30/3312 , G06F115/12
Abstract: 本发明提供了一种基于硬件仿真加速器和FPGA芯片的混合验证方法、装置、设备和介质，方法包括：根据目标芯片的模块架构信息将各功能模块分别确定为硬件仿真功能模块和FPGA功能模块，通过I O复用模块对硬件仿真加速器和FPGA芯片进行跨时钟域连接处理，并分别对硬件仿真功能模块和FPGA功能模块对应的模块代码进行版本编译处理，得到硬件仿真代码版本和FPGA代码版本；最终，基于多个测试用例，对硬件仿真代码版本和FPGA代码版本进行联合调试，得到目标芯片的验证测试结果，其中，本申请通过FPGA对固定、性能要求较高的模块进行验证，并通过硬件仿真加速器对新开发的或问题较多的模块进行验证，从而实现混合验证，有效提高芯片验证的效率和准确性。
-
Patent Agency Ranking
公开(公告)号：CN113407393B
公开(公告)日：2023-01-24
申请号：CN202110575993.5
申请日：2021-05-25
Applicant: 鹏城实验室
IPC: G06F11/22
Abstract: 本发明公开一种芯片验证方法，用于终端设备，方法包括以下步骤：基于目标验证计划，创建目标测试用例；将目标测试用例发送到现场可编程逻辑门阵列FPGA测试装置，以使FPGA测试装置利用目标测试用例，对FPGA测试装置中的待测试芯片进行测试，以获得测试数据；从FPGA测试装置获取测试数据；将测试数据发送至验证平台，以使验证平台，基于测试数据，获得待测试芯片的功能覆盖率；基于接收到的验证平台返回的功能覆盖率，获得待测试芯片的验证结果。本发明还公开一种终端设备、验证平台以及计算机可读存储介质。利用本发明的芯片验证方法，达到了提高芯片验证效率的技术效果。
-
公开(公告)号：CN119922252A
公开(公告)日：2025-05-02
申请号：CN202510423291.3
申请日：2025-04-07
Applicant: 鹏城实验室
IPC: H04L69/22 , H04L69/24 , H04L69/08 , H04L47/6275
Abstract: 本申请实施例提供一种数据传输方法、装置、存储介质及计算机设备，包括：接收待传输的协议报文，对协议报文进行解析，得到协议报文的目标帧标识；基于帧标识与报文类型的第一预设映射关系，确定目标帧标识对应的第一报文类型；根据报文类型与优先级字段的第二预设映射关系，确定第一报文类型对应的第一优先级字段；将协议报文的报文格式转换为指定报文格式，并将第一先级字段写入，得到目标协议报文；将目标协议报文传输至指定存储区域中，以使报文调度器根据目标协议报文包括的第一优先级字段将目标协议报文调度至相应的传输队列，通过对协议报文进行解析出的目标帧标识来识别协议报文的第一报文类型，无需使用协议转换设备，以提升兼容性。
-
公开(公告)号：CN112270153B
公开(公告)日：2021-04-16
申请号：CN202011472824.0
申请日：2020-12-15
Applicant: 鹏城实验室
IPC: G06F30/331
Abstract: 本发明涉及电子设计自动化领域，公开了一种波形获取方法及装置、测试设备、计算机可读存储介质。本发明通过在对被测设计进行测试的过程中，实时监测被测设计的指定端口是否接收到命令，在实时监测到被测设计的指定端口接收到命令时，获取命令对应操作的持续时长，进而在持续时长超过预设阈值时，判定指定端口发生死锁，获取问题现场的波形，并输出波形，以供用户根据波形进行问题定位；解决了相关技术中需要重复执行测试用例，死锁问题不容易复现，造成死锁问题定位效率低的问题。
-
公开(公告)号：CN112270153A
公开(公告)日：2021-01-26
申请号：CN202011472824.0
申请日：2020-12-15
Applicant: 鹏城实验室
IPC: G06F30/331
Abstract: 本发明涉及电子设计自动化领域，公开了一种波形获取方法及装置、测试设备、计算机可读存储介质。本发明通过在对被测设计进行测试的过程中，实时监测被测设计的指定端口是否接收到命令，在实时监测到被测设计的指定端口接收到命令时，获取命令对应操作的持续时长，进而在持续时长超过预设阈值时，判定指定端口发生死锁，获取问题现场的波形，并输出波形，以供用户根据波形进行问题定位；解决了相关技术中需要重复执行测试用例，死锁问题不容易复现，造成死锁问题定位效率低的问题。
-
公开(公告)号：CN117669434A
公开(公告)日：2024-03-08
申请号：CN202311481686.6
申请日：2023-11-08
Applicant: 鹏城实验室
IPC: G06F30/33 , G06F30/327 , G06F115/02
Abstract: 本申请提供了一种测试激励生成方法、装置以及SoC系统级验证系统，该测试激励生成方法包括获取基于硬件描述语言定义的测试用例，调用激励生成器根据测试用例生成随机测试激励，获取针对待测SoC的处理器架构预先配置好的指令生成需求信息，根据指令生成需求信息将随机测试激励转换为可被所述待测SoC中的处理器执行的测试指令，最后将测试指令发送至待测SoC的存储器中。本申请通过调用激励生成器根据基于硬件描述语言定义的测试用例生成随机测试激励并将随机测试激励转换为处理器指令，相较于传统SoC系统级验证中的激励生成方法，利用硬件描述语言替代了编译器的功能，能够提高随机测试激励的质量和支持问题定位的自动校验。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.023 seconds)
