公开(公告)号：CN104422819A

公开(公告)日：2015-03-18

申请号：CN201410452684.9

申请日：2014-09-05

Applicant: 瑞萨电子株式会社

Inventor： 根本敬继 ,  中柴康隆 ,  桥本隆介 ,  内田慎一 ,  吴一宪 ,  大江宽 ,  吉川法子

IPC: G01R19/25 ,  H01L23/522

CPC classification number: H01L23/5227 ,  G01R15/181 ,  G01R21/00 ,  G01R31/2607 ,  G01R33/06 ,  H01F21/00 ,  H01F27/2804 ,  H01F2017/0073 ,  H01L23/5286 ,  H01L28/10

Abstract: 本发明涉及一种传感器设备。所述传感器设备包括电力线和半导体器件。半导体器件包括电感器。电感器使用互连层(如后续使用图3描述)形成。当从垂直于半导体器件的方向观察时，电力线和半导体器件彼此重叠。半导体器件包括两个电感器。当从垂直于半导体器件的方向观察时，电力线在两个电感器之间延伸。

公开(公告)号：CN107492547B

公开(公告)日：2024-01-09

申请号：CN201710422664.0

申请日：2017-06-07

Applicant: 瑞萨电子株式会社

Inventor： 内田慎一 ,  藏本贵文

IPC: H01L27/02 ,  H01L27/092

Abstract: 本发明涉及半导体器件和通信电路。提供了一种能够降低在电感器中产生的噪声的影响的半导体器件和通信电路。根据实施例的半导体器件(100)包括：衬底(101)；第一电路(131)，该第一电路(131)被设置在衬底(101)的第一区域置在衬底(101)的第二区域(120)中，第二电路(132)可被配置为与第一电路(131)选择性地操作；第一电感器(113)，该第一电感器(113)设置在第二区域(120)中并与第一电路(131)相连；以及第二电感器(123)，该第二电感器(123)设置在第一区域(110)中并与第二电路(132)相连。(110)中；第二电路(132)，该第二电路(132)被设

公开(公告)号：CN107452708B

公开(公告)日：2023-08-18

申请号：CN201710333168.8

申请日：2017-05-12

Applicant: 瑞萨电子株式会社

Inventor： 内田慎一 ,  田中敬一郎 ,  藏本贵文

IPC: H01L23/522 ,  H01L21/768 ,  G01R22/10 ,  G01R15/18

Abstract: 本申请涉及半导体器件、电能测量仪器和半导体器件的制造方法。根据一个实施例，半导体器件包括Si衬底、形成在设置于Si衬底之上的布线层中的电感器和形成为围绕电感器的屏蔽件，其中屏蔽件包括在布线层中的其中形成电感器的层和该层之上的层中形成的金属以及在Si衬底和Si衬底之上的布线层之间形成的硅化物。

公开(公告)号：CN107731815A

公开(公告)日：2018-02-23

申请号：CN201710365767.8

申请日：2017-05-23

Applicant: 瑞萨电子株式会社

Inventor： 内田慎一 ,  中柴康隆

IPC: H01L27/06 ,  H01L29/423 ,  H01L23/64

CPC classification number: H01L23/5227 ,  H01L23/5225 ,  H01L23/5226 ,  H01L28/10 ,  H01L27/0629 ,  H01L29/42356

Abstract: 本发明涉及半导体装置，使半导体装置所具备的电感器的特性提高。具备由半导体基板(SB)、半导体基板(SB)上的BOX层(BX)以及BOX层(BX)上的半导体层(SL)构成的SOI基板、形成于SOI基板的主面的上方的多层布线以及由多层布线构成的电感器(IN)。并且，在位于电感器(IN)的下方的区域中，BOX层(BX)以及半导体层(SL)通过元件分离部(STI)隔成多个区域，在多个区域各自的半导体层(SL)上，隔着虚设栅极绝缘膜(DI)设置有虚设栅极电极(DG)。

公开(公告)号：CN103681601B

公开(公告)日：2018-01-23

申请号：CN201310410095.X

申请日：2013-09-06

Applicant: 瑞萨电子株式会社

Inventor： 桥本隆介 ,  内田慎一 ,  中柴康隆 ,  根本敬继

IPC: H01L23/522 ,  G01R15/18

Abstract: 为了抑制电感器引起的噪声向外界泄漏并且也被配置为使得磁场强度改变到达电感器。电感器在平面图中包围内部电路并且也电耦合到内部电路。上屏蔽部分覆盖电感器的上侧，并且下屏蔽部分覆盖电感器的下侧。通过使用多层布线层来形成上屏蔽部分。上屏蔽部分具有多个第一开口。第一开口在平面图中与电感器重叠。

公开(公告)号：CN104871307A

公开(公告)日：2015-08-26

申请号：CN201280077812.5

申请日：2012-12-19

Applicant: 瑞萨电子株式会社

Inventor： 内田慎一 ,  长濑宽和 ,  船矢琢央

IPC: H01L21/822 ,  H01L27/04

CPC classification number: H01L23/5227 ,  H01L23/49575 ,  H01L23/528 ,  H01L23/645 ,  H01L23/66 ,  H01L24/06 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L25/0655 ,  H01L27/0688 ,  H01L2223/6611 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/32245 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48101 ,  H01L2224/48106 ,  H01L2224/48137 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/48464 ,  H01L2224/48465 ,  H01L2224/49113 ,  H01L2224/49171 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2924/12041 ,  H01L2924/1306 ,  H01L2924/181 ,  H01L2924/3011 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 在半导体基板上形成有线圈CL5、CL6以及焊盘PD5、PD6、PD7。线圈CL5与线圈CL6串联地电连接在焊盘PD5与焊盘PD6之间，在线圈CL5与线圈CL6之间电连接有焊盘PD7。在线圈CL5的正下方形成有与线圈CL5磁耦合的线圈，在线圈CL6的正下方形成有与线圈CL6磁耦合的线圈，它们串联连接。当在线圈CL5、CL6的正下方的串联连接的线圈中流过电流时，在线圈CL5、CL6中流过的感应电流的方向在线圈CL5和线圈CL6中成为相反方向。

公开(公告)号：CN104637918A

公开(公告)日：2015-05-20

申请号：CN201410645168.8

申请日：2014-11-10

Applicant: 瑞萨电子株式会社

Inventor： 渡部真平 ,  内田慎一 ,  前多正 ,  田中茂

IPC: H01L23/522 ,  H01L25/065

Abstract: 本发明涉及一种半导体器件。在第一半导体芯片中，第一多层互连层形成在第一衬底上，并且第一电感器形成在第一多层互连层中。在第二半导体芯片中，第二多层互连层形成在第二衬底上。第二电感器形成在第二多层互连层中。第一半导体芯片和第二半导体芯片在第一多层互连层和第二多层互连层彼此面对的方向上彼此重叠。此外，当在平面图中观察时，第一电感器和第二电感器彼此重叠。在Y方向上，第一绝缘膜的至少一个端部不与面对区域的端部重叠。

公开(公告)号：CN103972209A

公开(公告)日：2014-08-06

申请号：CN201410015626.X

申请日：2014-01-14

Applicant: 瑞萨电子株式会社

Inventor： 内田慎一 ,  中柴康隆

IPC: H01L23/522

CPC classification number: H01F21/12 ,  H01F21/10 ,  H01L23/5227 ,  H01L23/645 ,  H01L28/10 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及电感器装置和半导体装置。该电感器装置包括绝缘层、电感器、固定电极、以及可移动电极。电感器被形成在绝缘层上。固定电极被设置在平面图中不与电感器交迭的位置中。可移动电极在平面图中与电感器和固定电极交迭，并且与电感器和固定电极分离。此外，可移动电极包括第一开口。

公开(公告)号：CN102306646A

公开(公告)日：2012-01-04

申请号：CN201110107289.3

申请日：2011-04-22

Applicant: 瑞萨电子株式会社

Inventor： 内田慎一

IPC: H01L23/64 ,  H01L23/522

CPC classification number: H04B3/04 ,  H01Q3/36 ,  H01Q7/00 ,  H03H7/20

Abstract: 提供了一种电子组件和使用该电子组件的信号传输方法。在衬底上形成多个发送电感器。信号输入通道被耦合到多个发送电感器，并且同一发送信号被输入到多个发送电感器。相位差控制部被设置在信号输入通道中且以小于180°的单位来控制发送电感器之间的信号的相位差。

公开(公告)号：CN110634864B

公开(公告)日：2024-07-16

申请号：CN201910527843.X

申请日：2019-06-18

Applicant: 瑞萨电子株式会社

Inventor： 内田慎一 ,  中柴康隆

IPC: H01L27/092 ,  H01L23/522 ,  H01L23/66 ,  H01L21/8238

Abstract: 本公开的实施例涉及半导体器件及其制造方法。在半导体器件中，半导体衬底包括块体层、设置在块体层上的至少一部分区域中的掩埋氧化物层、以及掩埋氧化物层上的表面单晶层。电感器设置在半导体衬底的主表面侧上方，表面单晶层布置在半导体衬底的主表面侧。为了增大电感器的Q值，接地屏蔽是在电感器下方和掩埋氧化物层下方的块体层中形成的杂质区域。