公开(公告)号：CN104637918A

公开(公告)日：2015-05-20

申请号：CN201410645168.8

申请日：2014-11-10

Applicant: 瑞萨电子株式会社

Inventor： 渡部真平 ,  内田慎一 ,  前多正 ,  田中茂

IPC: H01L23/522 ,  H01L25/065

Abstract: 本发明涉及一种半导体器件。在第一半导体芯片中，第一多层互连层形成在第一衬底上，并且第一电感器形成在第一多层互连层中。在第二半导体芯片中，第二多层互连层形成在第二衬底上。第二电感器形成在第二多层互连层中。第一半导体芯片和第二半导体芯片在第一多层互连层和第二多层互连层彼此面对的方向上彼此重叠。此外，当在平面图中观察时，第一电感器和第二电感器彼此重叠。在Y方向上，第一绝缘膜的至少一个端部不与面对区域的端部重叠。

公开(公告)号：CN104637918B

公开(公告)日：2019-09-17

申请号：CN201410645168.8

申请日：2014-11-10

Applicant: 瑞萨电子株式会社

Inventor： 渡部真平 ,  内田慎一 ,  前多正 ,  田中茂

IPC: H01L23/522 ,  H01L25/065

Abstract: 本发明涉及一种半导体器件。在第一半导体芯片中，第一多层互连层形成在第一衬底上，并且第一电感器形成在第一多层互连层中。在第二半导体芯片中，第二多层互连层形成在第二衬底上。第二电感器形成在第二多层互连层中。第一半导体芯片和第二半导体芯片在第一多层互连层和第二多层互连层彼此面对的方向上彼此重叠。此外，当在平面图中观察时，第一电感器和第二电感器彼此重叠。在Y方向上，第一绝缘膜的至少一个端部不与面对区域的端部重叠。