公开(公告)号：CN114297736A

公开(公告)日：2022-04-08

申请号：CN202111680103.3

申请日：2021-12-30

Applicant: 湖南大学 ,  北京航空航天大学杭州创新研究院

Inventor： 陈卓俊 ,  关振宇 ,  张吉良 ,  李文商 ,  丁林

IPC: G06F21/73

Abstract: 本发明提出一种基于模糊反馈移位寄存器的物理不可克隆函数电路，所述基于模糊反馈移位寄存器的物理不可克隆函数电路包括激励处理模块、移位寄存器模块、熵源模块、与门处理模块、异或处理模块以及非线性模糊模块。本发明提出的基于模糊反馈移位寄存器的物理不可克隆函数电路，实现了对机器学习建模攻击的抵抗，并生成了高安全的密钥，满足了实际应用需求。

公开(公告)号：CN112768597B

公开(公告)日：2022-02-22

申请号：CN202110198823.X

申请日：2021-02-22

Applicant: 湖南大学

Inventor： 胡袁源 ,  陈凯旋 ,  陈平安 ,  陈卓俊

IPC: H01L35/34 ,  H01L35/24

Abstract: 本发明提供了一种增强有机半导体热电性能的方法以及制备有机半导体热电器件，本发明以有机半导体材料为主体，并将量子点沉积到有机半导体层上，形成有机半导体/量子点异质结。该方法工艺简单，成本低，具有通用性，高电导率和较大的功率因数，从而可以应用在热电器件领域。

公开(公告)号：CN108735733B

公开(公告)日：2021-04-13

申请号：CN201810542367.4

申请日：2018-05-30

Applicant: 湖南大学

Inventor： 陈卓俊 ,  曾云 ,  彭伟 ,  金湘亮 ,  吴志强

IPC: H01L27/02

Abstract: 本发明提供一种可控硅静电保护器件，包括衬底，所述衬底上设有深N阱，所述深N阱内设有P阱和N阱，所述P阱内设有第一N+注入区、第二N+注入区和第一P+注入区，所述N阱内设有第三N+注入区、第二P+注入区和第三P+注入区；所述第一N+注入区、所述第三N+注入区、所述第二P+注入区与阳极相连，所述第二N+注入区、所述第一P+注入区、所述第三P+注入区与阴极相连；所述第二N+注入区、所述P阱、所述N阱构成NPN结构，所述P阱、所述N阱、所述第三P+注入区构成PNP结构，形成可控硅结构；所述第一N+注入区和所述P阱构成第一反偏二极管，所述第三P+注入区和所述N阱构成第二反偏二极管。本发明能够解决触发电压过高的问题。

公开(公告)号：CN108363447B

公开(公告)日：2020-05-01

申请号：CN201810176067.9

申请日：2018-03-02

Applicant: 湖南大学

Inventor： 陈卓俊 ,  张仁梓 ,  卢谆 ,  陈迪平 ,  胡袁源

IPC: G05F1/567

Abstract: 本发明提供了一种具有工艺补偿的低温度系数全MOS型电流源电路，包括：启动电路，工艺补偿偏置电路，基准电流产生电路，二级补偿电路。通过工艺补偿偏置电路，降低了亚阈值基准电流产生电路受工艺偏差的影响；同时利用二级补偿电路，获得低温度系数。本发明公开的全MOS电流源电路具有工艺偏差小、温度系数低、结构简单、无电阻、无双极型晶体管等优点；本发明适用于基准电流源电路中。

公开(公告)号：CN109065538A

公开(公告)日：2018-12-21

申请号：CN201811162797.X

申请日：2018-09-30

Applicant: 湖南大学

Inventor： 彭伟 ,  张云 ,  陈卓俊 ,  曾云

IPC: H01L27/02

Abstract: 本发明提供一种多指SCR静电保护器件，包括衬底，所述衬底上设有第一P阱、第一N阱、第三P阱、第二N阱和第四P阱及第五P阱，第一P阱、第二P阱、第三P阱、第四P阱和第五P阱均设有P+注入区、N+注入区和氧隔离区，第一N阱和第二N阱中均分别设有N+注入区和氧隔离区，第一P阱、第二P阱、第三P阱、第四P阱、第五P阱、第一N阱和第二N阱上均连接有一金属层，与第一P阱、第二P阱、第四P阱、第五P阱连接的金属层上均设有第一电极，与第三P阱连接的金属层上设有第二电极，第一电极和第二电极分别为多指SCR静电保护器件的阳极和阴极。本发明能有效改善多指SCR静电保护器件的触发不均匀特性，提高了多指SCR静电保护器件内部的电压调节性能。

公开(公告)号：CN108735733A

公开(公告)日：2018-11-02

申请号：CN201810542367.4

申请日：2018-05-30

Applicant: 湖南大学

Inventor： 陈卓俊 ,  曾云 ,  彭伟 ,  金湘亮 ,  吴志强

IPC: H01L27/02

Abstract: 本发明提供一种可控硅静电保护器件，包括衬底，所述衬底上设有深N阱，所述深N阱内设有P阱和N阱，所述P阱内设有第一N+注入区、第二N+注入区和第一P+注入区，所述N阱内设有第三N+注入区、第二P+注入区和第三P+注入区；所述第一N+注入区、所述第三N+注入区、所述第二P+注入区与阳极相连，所述第二N+注入区、所述第一P+注入区、所述第三P+注入区与阴极相连；所述第二N+注入区、所述P阱、所述N阱构成NPN结构，所述P阱、所述N阱、所述第三P+注入区构成PNP结构，形成可控硅结构；所述第一N+注入区和所述P阱构成第一反偏二极管，所述第三P+注入区和所述N阱构成第二反偏二极管。本发明能够解决触发电压过高的问题。

公开(公告)号：CN108630747A

公开(公告)日：2018-10-09

申请号：CN201810480779.X

申请日：2018-05-18

Applicant: 湖南大学

Inventor： 陈卓俊 ,  曾云 ,  彭伟 ,  金湘亮 ,  张云 ,  吴志强

IPC: H01L29/06 ,  H01L29/78

Abstract: 本发明提供一种LDMOS-SCR器件，包括P型硅衬底，P型硅衬底上设有深N阱，深N阱内从左到右依次设有P阱和N阱，P阱内设有第一P+注入区和N+注入区组件，N+注入区组件包括从左到右依次设置的第一N+注入区和第二N+注入区，N阱内设有第二P+注入区和第三N+注入区；第一N+注入区和第二N+注入区之间设有N型沟道，N型沟道区上方设有第一薄栅氧化层，薄栅氧化层上覆盖有第一多晶硅栅，第一多晶硅栅连接栅极，N+注入区组件中其中一个N+注入区连接阴极，第三N+注入区连接阳极，第一P+注入区与N+注入区组件之间构成第一二极管，第二P+注入区和N+注入区之间构成第二二极管，第一N+注入区和第二N+注入区之间设有NMOS结构。本发明能够解决触发电压较高的问题。

公开(公告)号：CN119652310A

公开(公告)日：2025-03-18

申请号：CN202411729580.8

申请日：2024-11-29

Applicant: 湖南大学

Inventor： 蔡逸伦 ,  陈卓俊 ,  翟翔

IPC: H03K19/0185 ,  H03K19/003 ,  H03K19/017

Abstract: 本发明提供了一种带有自适应死区的高压电平位移电路，所述电平移位电路包括电平移位模块、dv/dt噪声检测模块、blank信号控制模块、输出模块。本发明利用blank关断技术阻止了dv/dt噪声通过信号链影响到输出的问题；并且通过dv/dt噪声检测模块自适应的调整在面对不同强弱dv/dt噪声时的blank时间，解决了此类应用中对输入信号最小导通时间的限制；获得一个低传输延时，高抗dv/dt噪声，低最小输入信号导通时间，满足DCDC系统以及驱动电路系统的应用需求。

公开(公告)号：CN118213405A

公开(公告)日：2024-06-18

申请号：CN202410315856.1

申请日：2024-03-19

Applicant: 湖南大学

Inventor： 陈卓俊 ,  徐江

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/40

Abstract: 本发明提出一种增强抗单粒子烧毁能力的LDMOS器件，包括衬底P‑SUB和设置于衬底P‑SUB内的第一埋层BNL和第二埋层HVNWELL，第一埋层BNL和第二埋层HVNWELL邻接，衬底P‑SUB上部设置有第一N阱和第一P阱，第一N阱与第二埋层HVNWELL邻接，第一N阱上设置有第二P阱，第二P阱上设置有H型的第二P+注入区，在H型的第二P+注入区中部横向部分两侧的空白区域分别采用第一场氧区和第二场氧区进行填充。本发明增加非平衡载流子泄放通道，使得重离子辐射产生的非子能从新增空穴泄放电极路径快速排出，寄生三极管更难导通，从而大幅提升LDMOS抗单粒子烧毁的能力。此外本发明结构对LDMOS的阈值电压、导通电阻参数基本无影响。

公开(公告)号：CN114358268B

公开(公告)日：2024-04-19

申请号：CN202210018007.0

申请日：2022-01-07

Applicant: 湖南大学

Inventor： 张吉良 ,  廖慧芝 ,  伍麟珺 ,  洪庆辉 ,  陈卓俊 ,  关振宇

IPC: G06N3/063 ,  G06N3/0464 ,  G06N3/08 ,  G06F21/73 ,  G06F21/72 ,  G06Q50/18

Abstract: 本发明公开了一种软硬件结合的卷积神经网络模型知识产权保护方法，通过对神经网络模型两次重训练构建子网和非子网，根据子网和非子网分布修改加速器计算单元电路结构。使用DRAM PUF建立与硬件对应的唯一性密钥，根据密钥的正确性生成不同的输入信号，若密钥正确，则生成的输入信号控制加速器计算单元电路选择模型的子网权重参与计算，计算结果正确。反之，生成的输入信号控制加速器计算单元电路选择模型的全部权重参与计算，计算结果错误。权重选择无需额外的选择时间，使用加速器中自带的DRAM用作PUF验证密钥，无需特定的解密过程，硬件开销极小，可以实现高效率，低开销，高安全性的神经网络模型权重知识产权保护。