-
公开(公告)号：CN100490141C
公开(公告)日：2009-05-20
申请号：CN02148136.9
申请日：2002-10-30
Applicant: 株式会社半导体能源研究所
Inventor： 石川明
IPC: H01L23/522
CPC classification number: G02F1/136227 , G02F1/13454 , H01L23/3192 , H01L27/1218 , H01L27/124 , H01L27/1248 , H01L29/42384 , H01L29/66757 , H01L29/66765 , H01L29/78621 , H01L29/78633 , H01L29/78636 , H01L2924/0002 , H01L2924/09701 , H01L2924/12044 , H01L2924/19041 , H01L2924/3025 , H01L2924/00
Abstract: 在具有其中由不同材料制成的层或包括各个形成图形的层构成多个层的结构的半导体器件中，目的是为了提供一种方法，其中在不进行CMP法的抛光处理或淀积SOG膜的整平工艺的情况下，可实现平滑表面，不选择基片材料，并且整平技术很简单和容易。在其中形成多个不同层的半导体器件中，在不对形成在绝缘膜和布线(电极)或半导体层上的绝缘膜进行CMP法的抛光处理或淀积SOG膜的整平工艺的情况下，按照以下方式可实现平滑表面，其中孔部分形成在绝缘膜中，布线(电极)或半导体层形成在孔部分中。
-
公开(公告)号：CN1540731A
公开(公告)日：2004-10-27
申请号：CN200410035316.0
申请日：2004-04-22
Applicant: 株式会社半导体能源研究所
Inventor： 石川明
IPC: H01L21/336 , H01L21/28 , H01L21/8234 , H01L29/78 , H01L27/04
CPC classification number: H01L29/41733 , H01L21/84 , H01L27/1203 , H01L29/66757 , H01L29/78621 , H01L29/78675
Abstract: 本发明的目的是提供制作有微细结构的半导体元件；以及该微细结构的半导体元件被高集成化了的半导体器件的方法，该方法克服了由于定位精度；缩小投影曝光的加工技术的精度；抗蚀膜掩膜的完成尺寸；以及蚀刻技术引起的成品率问题。本发明在制作具有微细结构的半导体元件中，具有以下特征：形成覆盖栅电极的绝缘膜；并使源区和漏区暴露出来；在其上形成导电膜；在该导电膜上涂敷抗蚀膜以形成膜的厚度不同的抗蚀膜，将该整个抗蚀膜曝光并执行显像，或蚀刻该整个抗蚀膜以形成抗蚀膜掩膜；使用该抗蚀膜掩膜蚀刻导电膜以形成源电极和漏电极。
-
公开(公告)号：CN102184970A
公开(公告)日：2011-09-14
申请号：CN201110125164.3
申请日：2001-09-14
Applicant: 株式会社半导体能源研究所
Inventor： 石川明
IPC: H01L29/786 , H01L21/336 , H01L21/77
CPC classification number: H01L27/1266 , G02F1/133305 , G02F1/1368 , G02F2001/13613 , H01L21/84 , H01L24/97 , H01L27/124 , H01L2221/68368 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01018 , H01L2924/01021 , H01L2924/01023 , H01L2924/01024 , H01L2924/01027 , H01L2924/01029 , H01L2924/0103 , H01L2924/01032 , H01L2924/01033 , H01L2924/01042 , H01L2924/01046 , H01L2924/01047 , H01L2924/01049 , H01L2924/01056 , H01L2924/0106 , H01L2924/01073 , H01L2924/01074 , H01L2924/01082 , H01L2924/09701 , H01L2924/12041 , H01L2924/12042 , H01L2924/14 , H01L2924/15788 , H01L2924/19043 , H01L2924/30105 , H01L2924/3025 , H01L2924/00
Abstract: 本发明为半导体器件及其制造方法，提供实现一种具有柔性的有源矩阵显示器件的方法。此外，提供一种用于减小形成于不同层的布线之间的寄生电容的方法。在通过粘结把第二衬底固定到形成于第一衬底上的薄膜器件以后，除去第一衬底，并且在薄膜器件中形成布线等。接着，除去第二衬底，形成具有柔性的有源矩阵显示器件。此外，可以通过在去除第一衬底以后在有源层上不形成栅电极的一侧形成布线来减小寄生电容。
-
公开(公告)号：CN102184891A
公开(公告)日：2011-09-14
申请号：CN201110062354.5
申请日：2004-02-24
Applicant: 株式会社半导体能源研究所
IPC: H01L21/77 , G06K19/077
CPC classification number: H01L27/1266 , G06K19/07749 , H01L27/12 , H01L27/1214 , H01L27/1218 , H01L29/78603
Abstract: 智能标签、其制作方法、及具备其的商品的管理方法用硅片制成的集成电路由于其厚度厚，如果搭载到容纳商品的容器自身上，势必使容器的表面出现凸凹不平，这样就会给商品的设计性带来负面影响。本发明的目的是提供一种厚度极薄的薄膜集成电路，以及具备该薄膜集成电路的薄膜集成电路器件。本发明的薄膜集成电路有一个特征是它和常规的用硅片形成的集成电路不同，具有作为激活区(比如如果是薄膜晶体管，则指沟道形成区域)的半导体膜。由于本发明的薄膜集成电路厚度极其薄，所以即使搭载到卡或容器等商品，也不会损伤商品的设计性。
-
公开(公告)号：CN1525393B
公开(公告)日：2011-05-04
申请号：CN200410007026.5
申请日：2004-02-24
Applicant: 株式会社半导体能源研究所
IPC: G06K19/077 , G06K19/02
CPC classification number: H01L27/1266 , G06K19/07749 , H01L27/12 , H01L27/1214 , H01L27/1218 , H01L29/78603
Abstract: 智能标签、其制作方法、及具备其的商品的管理方法。用硅片制成的集成电路由于其厚度厚，如果搭载到容纳商品的容器自身上，势必使容器的表面出现凸凹不平，这样就会给商品的设计性带来负面影响。本发明的目的是提供一种厚度极薄的薄膜集成电路，以及具备该薄膜集成电路的薄膜集成电路器件。本发明的薄膜集成电路有一个特征是它和常规的用硅片形成的集成电路不同，具有作为激活区(比如如果是薄膜晶体管，则指沟道形成区域)的半导体膜。由于本发明的薄膜集成电路厚度极其薄，所以即使搭载到卡或容器等商品，也不会损伤商品的设计性。
-
Patent Agency Ranking
公开(公告)号：CN100550398C
公开(公告)日：2009-10-14
申请号：CN200710138444.1
申请日：2001-09-14
Applicant: 株式会社半导体能源研究所
Inventor： 石川明
IPC: H01L27/12 , H01L23/522 , G02F1/1368
Abstract: 提供实现一种具有柔性的有源矩阵显示器件的方法。此外，提供一种用于减小形成于不同层的布线之间的寄生电容的方法。在通过粘结把第二衬底固定到形成于第一衬底上的薄膜器件以后，除去第一衬底，并且在薄膜器件中形成布线等。接着，除去第二衬底，形成具有柔性的有源矩阵显示器件。此外，可以通过在去除第一衬底以后在有源层上不形成栅电极的一侧形成布线来减小寄生电容。
-
公开(公告)号：CN100373538C
公开(公告)日：2008-03-05
申请号：CN200510074018.7
申请日：2001-09-14
Applicant: 株式会社半导体能源研究所
Inventor： 石川明
IPC: H01L21/00 , H01L21/84 , H01L21/768 , H01L21/8234 , G02F1/136 , G09F9/30
Abstract: 提供实现一种具有柔性的有源矩阵显示器件的方法。此外，提供一种用于减小形成于不同层的布线之间的寄生电容的方法。在通过粘结把第二衬底固定到形成于第一衬底上的薄膜器件以后，除去第一衬底，并且在薄膜器件中形成布线等。接着，除去第二衬底，形成具有柔性的有源矩阵显示器件。此外，可以通过在去除第一衬底以后在有源层上不形成栅电极的一侧形成布线来减小寄生电容。
-
公开(公告)号：CN1614776A
公开(公告)日：2005-05-11
申请号：CN200410090361.6
申请日：2004-11-04
Applicant: 株式会社半导体能源研究所
IPC: H01L23/52 , H01L21/768
CPC classification number: H01L27/124 , G02F1/136227 , H01L29/41733 , H01L29/4908
Abstract: 一种易于形成精细且可靠的多层布线结构的技术。在该多层结构中，之间夹有绝缘层形成的下层布线和上层布线在形成于下层布线中的突起中相互电连接。该突起包括柱状导电元件及其上、下层，并且所述上层和下层分别由形成在整个下层布线上的导电层形成。上层布线在所述突起暴露在与所述绝缘层的顶表面基本相同的平面处与下层布线电连接。
-
公开(公告)号：CN1525393A
公开(公告)日：2004-09-01
申请号：CN200410007026.5
申请日：2004-02-24
Applicant: 株式会社半导体能源研究所
IPC: G06K19/077 , G06K19/02
CPC classification number: H01L27/1266 , G06K19/07749 , H01L27/12 , H01L27/1214 , H01L27/1218 , H01L29/78603
Abstract: 用硅片制成的集成电路由于其厚度厚，如果搭载到容纳商品的容器自身上，势必使容器的表面出现凸凹不平，这样就会给商品的设计性带来负面影响。本发明的目的是提供一种厚度极薄的薄膜集成电路，以及具备该薄膜集成电路的薄膜集成电路器件。本发明的薄膜集成电路有一个特征是它和常规的用硅片形成的集成电路不同，具有作为激活区(比如如果是薄膜晶体管，则指沟道形成区域)的半导体膜。由于本发明的薄膜集成电路厚度极其薄，所以即使搭载到卡或容器等商品，也不会损伤商品的设计性。
-
公开(公告)号：CN1417859A
公开(公告)日：2003-05-14
申请号：CN02148136.9
申请日：2002-10-30
Applicant: 株式会社半导体能源研究所
Inventor： 石川明
IPC: H01L23/522
CPC classification number: G02F1/136227 , G02F1/13454 , H01L23/3192 , H01L27/1218 , H01L27/124 , H01L27/1248 , H01L29/42384 , H01L29/66757 , H01L29/66765 , H01L29/78621 , H01L29/78633 , H01L29/78636 , H01L2924/0002 , H01L2924/09701 , H01L2924/12044 , H01L2924/19041 , H01L2924/3025 , H01L2924/00
Abstract: 在具有其中由不同材料制成的层或包括各个形成图形的层构成多个层的结构的半导体器件中，目的是为了提供一种方法，其中在不进行CMP法的抛光处理或淀积SOG膜的整平工艺的情况下，可实现平滑表面，不选择基片材料，并且整平技术很简单和容易。在其中形成多个不同层的半导体器件中，在不对形成在绝缘膜和布线(电极)或半导体层上的绝缘膜进行CMP法的抛光处理或淀积SOG膜的整平工艺的情况下，按照以下方式可实现平滑表面，其中孔部分形成在绝缘膜中，布线(电极)或半导体层形成在孔部分中。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.028 seconds)
