横向扩散金属氧化物半导体器件及其制造方法

    公开(公告)号:CN116072725A

    公开(公告)日:2023-05-05

    申请号:CN202111282400.2

    申请日:2021-11-01

    Abstract: 本发明涉及一种横向扩散金属氧化物半导体器件及其制造方法。所述横向扩散金属氧化物半导体器件包括:衬底;漂移区,设置在所述衬底中;漏极区,设置在所述衬底中,与所述漂移区相接触;体区,设置在所述衬底中;绝缘层,至少部分设置在所述体区中;源极区,位于所述绝缘层上;及栅极结构,设置在所述漏极区和源极区之间的衬底上。本发明通过绝缘层在源极区和体区之间形成隔离,能够减轻源极区和体区形成的PN结导通导致的寄生效应,减小损耗,提高器件性能。

    超β晶体三极管及其制作方法
    12.
    发明公开

    公开(公告)号:CN115692485A

    公开(公告)日:2023-02-03

    申请号:CN202110858844.X

    申请日:2021-07-28

    Abstract: 本发明提供一种超β晶体三极管及其制作方法,该制作方法包括:提供一衬底,基于衬底形成第一导电类型的隔离埋层及第一导电类型的掺杂层;于掺杂层中形成第二导电类型的基区;于基区周侧形成第二导电类型的掺杂岛,掺杂岛的掺杂浓度大于基区的掺杂浓度;于衬底中形成第一导电类型的集电区,集电区与基区间隔设置;于基区中形成第一导电类型的发射区。本发明的超β晶体三极管能有效降低基区纵向电场,减小器件的横向漏电,可以达到较好的防止基区穿通和提高电流放大系数的平衡。

    电子设备、半导体器件及其制备方法

    公开(公告)号:CN114695505A

    公开(公告)日:2022-07-01

    申请号:CN202011591511.7

    申请日:2020-12-29

    Abstract: 本申请涉及一种电子设备、半导体器件及其制备方法,包括:衬底,具有第一导电类型;第一埋层,具有第二导电类型,形成于衬底中,第二导电类型与第一导电类型相反;第二埋层,具有第二导电类型,形成于第一埋层的上表面,第二埋层的掺杂浓度低于第一埋层的掺杂浓度;第二导电类型阱区,形成于第二埋层上,底部与第二埋层接触;器件层,形成于第二埋层和第二导电类型阱区围成的区域中,器件层包括第一导电类型阱区,第一导电类型阱区形成于第二埋层靠近所述第二导电类型阱区的上表面。第二导电类型阱区与第二埋层形成的平面结的击穿电压与第二埋层的掺杂浓度有关,在增加第一埋层的掺杂浓度来降低衬底电流的时候,不会降低该平面结的击穿电压。

    半导体器件及其制造方法
    14.
    发明授权

    公开(公告)号:CN110828540B

    公开(公告)日:2022-03-11

    申请号:CN201810914285.8

    申请日:2018-08-10

    Inventor: 金华俊 孙贵鹏

    Abstract: 本发明涉及一种半导体器件及其制造方法,所述半导体器件包括:衬底;设于衬底中的阱区,具有第二导电类型;设于所述阱区中的源极区,具有第一导电类型;设于所述阱区中的体引出区,具有第二导电类型,所述源极区和体引出区在导电沟道宽度方向上交替排列从而形成沿导电沟道宽度方向延伸的第一区域,所述第一区域的两侧为源极区的边缘和体引出区的边缘交替排列而成的边界;导电辅助区,具有第一导电类型,设于所述第一区域的至少一侧,与所述边界直接接触,且接触的部位包括所述边界上至少一个源极区的边缘和边界上至少一个体引出区的边缘。本发明在源极区和体引出区的一侧设置导电辅助区,能够降低器件的导通电阻。

    半导体器件及其制造方法
    15.
    发明公开

    公开(公告)号:CN110911487A

    公开(公告)日:2020-03-24

    申请号:CN201811078893.6

    申请日:2018-09-17

    Inventor: 金华俊 孙贵鹏

    Abstract: 本发明涉及一种半导体器件及其制造方法,所述半导体器件包括:衬底;设于所述衬底中的源极区,具有第一导电类型;设于所述衬底中的体引出区,具有第二导电类型,所述第一导电类型和第二导电类型为相反的导电类型;多晶硅栅,设于所述衬底上;所述源极区和体引出区在导电沟道宽度方向上交替排列组成第一区域,所述源极区和体引出区在第一区域内互补,所述体引出区在所述多晶硅栅的下表面的正投影为矩形以外的形状。本发明通过将体引出区在多晶硅栅的下表面的正投影设置为矩形以外的形状,可以减小体引出区在多晶硅栅的下表面的正投影面积,相应地增大了源极区与多晶硅栅侧边附近重合的区域的面积,进而提高器件的导通电流。

    半导体器件及其制造方法
    16.
    发明公开

    公开(公告)号:CN110828540A

    公开(公告)日:2020-02-21

    申请号:CN201810914285.8

    申请日:2018-08-10

    Inventor: 金华俊 孙贵鹏

    Abstract: 本发明涉及一种半导体器件及其制造方法,所述半导体器件包括:衬底;设于衬底中的阱区,具有第二导电类型;设于所述阱区中的源极区,具有第一导电类型;设于所述阱区中的体引出区,具有第二导电类型,所述源极区和体引出区在导电沟道宽度方向上交替排列从而形成沿导电沟道宽度方向延伸的第一区域,所述第一区域的两侧为源极区的边缘和体引出区的边缘交替排列而成的边界;导电辅助区,具有第一导电类型,设于所述第一区域的至少一侧,与所述边界直接接触,且接触的部位包括所述边界上至少一个源极区的边缘和边界上至少一个体引出区的边缘。本发明在源极区和体引出区的一侧设置导电辅助区,能够降低器件的导通电阻。

    半导体器件、隔离结构及隔离结构的制造方法

    公开(公告)号:CN119997572A

    公开(公告)日:2025-05-13

    申请号:CN202311478633.9

    申请日:2023-11-08

    Abstract: 本发明涉及一种半导体器件、隔离结构及隔离结构的制造方法,所述隔离结构包括:埋藏区,位于衬底中;第二导电类型区,位于埋藏区上;第二导电类型缓冲层,位于第二导电类型区中,第二导电类型缓冲层的掺杂浓度大于第二导电类型区的掺杂浓度;第一阱区,位于第二导电类型缓冲层上,第一阱区的掺杂浓度小于第二导电类型缓冲层的掺杂浓度;第二阱区,位于埋藏区上,第二阱区在横向上将第二导电类型缓冲层和第一阱区包围。本发明中第二导电类型缓冲层对上方的第二导电类型区有足够的向上反扩散的能力,还能够为器件主体的漂移区提供更好的RESURF能力,获得更高的隔离耐压。

    横向扩散金属氧化物半导体器件及其制备方法

    公开(公告)号:CN119521723A

    公开(公告)日:2025-02-25

    申请号:CN202311040161.9

    申请日:2023-08-17

    Inventor: 宋亮 金华俊 罗琳

    Abstract: 本申请涉及一种横向扩散金属氧化物半导体器件及其制备方法。该横向扩散金属氧化物半导体器件包括:衬底;第一掺杂区,设于衬底内;第二掺杂区,设于衬底内,且位于第一掺杂区靠近衬底的表面的一侧;第一沟槽,设于衬底内,且从衬底的表面开口并延伸至第一掺杂区,以暴露部分第一掺杂区;漏区,设于暴露的部分第一掺杂区内;源区,设于衬底内;栅极,设于源区远离漏区的一侧;阱区,设于衬底内;阱区从衬底的表面朝第一掺杂区延伸,且与第二掺杂区邻接;阱区位于栅极与漏区之间。本申请实施例在提升器件耐压的同时能够降低Cgd电容,从而降低对FOM值的不利影响。

    半导体器件及其制备方法
    19.
    发明公开

    公开(公告)号:CN119317173A

    公开(公告)日:2025-01-14

    申请号:CN202310841076.6

    申请日:2023-07-10

    Abstract: 本申请涉及一种半导体器件及其制备方法。该半导体器件的制备方法包括:提供衬底,所述衬底包括高压器件区和低压器件区;于所述衬底上形成第一栅极和第二栅极,所述第一栅极位于所述高压器件区,所述第二栅极位于所述低压器件区;于所述第一栅极的侧壁形成第一侧墙层;于所述第一侧墙层的侧壁以及所述第二栅极的侧壁分别形成第二侧墙层。如此,可以使高压器件的侧墙结构的厚度大于低压器件的侧墙结构的厚度,有利于低压器件提升电流,高压器件提升耐压,从而提升半导体器件的性能。

    半导体器件及其制造方法
    20.
    发明公开

    公开(公告)号:CN118507506A

    公开(公告)日:2024-08-16

    申请号:CN202310119587.7

    申请日:2023-02-15

    Abstract: 本发明涉及一种半导体器件及其制造方法,所述半导体器件包括:衬底;第一导电类型埋层,位于衬底中;器件主体部,位于第一导电类型埋层的上方;体引出结构,包括位于第一导电类型埋层上方、器件主体部的外侧的低阻结构,低阻结构为向下延伸的竖向结构,低阻结构包括金属和/或合金材料。本发明在bulk端设置金属结构作为低阻结构,使得空穴电流能够快速地从bulk端被吸收走,因此能减小漏电。且可以在低阻结构外壁形成一层第二导电类型的加浓区,使得电阻减小,电流路径缩短,空穴电流快速从bulk端被收走。进一步地,Iso端连接至高浓度的第一导电类型埋层,不仅形成横向的介质隔离,并且使底部埋层电势分布更均匀,减少了电流纵向的漏电。

Patent Agency Ranking