-
公开(公告)号:CN117059608A
公开(公告)日:2023-11-14
申请号:CN202310251640.9
申请日:2023-03-15
Applicant: 富士电机株式会社
IPC: H01L23/544 , H01L21/66 , H01L23/48
Abstract: 本发明提供高精度地进行劣化的判定的半导体装置及半导体装置的劣化判定方法。检测导线将布线板的正面与发射极端子连接。在这样的半导体装置中,从发射极端子检测出的电位从半导体芯片的输出电极输出,将布线导线、布线板以及检测导线通电。因此,从发射极端子检测出的电位主要受布线导线的导线接合部的劣化的影响。另一方面,从发射极端子检测出的电位不受将半导体芯片的输入电极与布线板接合的接合部件的焊料接合部的劣化的影响。另外,检测导线几乎不会受到因导通布线板的电流引起的相对于导通方向而沿顺时针方向产生的磁场的影响。经由这样的检测导线从发射极端子获得的电位不包含噪声且偏差小。
-
公开(公告)号:CN106898600B
公开(公告)日:2021-09-14
申请号:CN201610926034.2
申请日:2016-10-24
Applicant: 富士电机株式会社
Abstract: 本发明能够容易地将多个半导体模块彼此加以连接。半导体模块(100)具备:具有螺母收容部(131~133)的封装树脂(130)和配置于螺母收容部(131~133)中的螺母(143),其中,主端子(125~127)从封装树脂(130)突出,绝缘电路板、半导体元件以及配线电路板被封装在封装树脂(130)中。进而,上述半导体模块(100)具有汇流条端子(140),该汇流条端子140与从封装树脂130突出的主端子125~127电连接,并具有与螺母143相对的插入孔142。由此,仅通过利用连接汇流条将半导体模块(100)的汇流条端子(140)加以连接,便可容易地将两个半导体模块(100)进行连接。
-
公开(公告)号:CN113224015A
公开(公告)日:2021-08-06
申请号:CN202110012538.4
申请日:2021-01-06
Applicant: 富士电机株式会社
IPC: H01L23/367 , H01L23/473 , H01L29/417 , H01L29/739 , H01L21/48 , H01L21/60
Abstract: 本发明提供半导体模块和半导体模块的制造方法。降低热阻并且降低电感。半导体模块(1)包括:层叠基板(2),其是在绝缘板(20)的上表面配置有电路图案(22)并在绝缘板的下表面配置有散热板(21)而成的;半导体元件(3),其在上表面配置有集电极(30),在下表面配置有发射极电极(32)和栅电极(31),发射极电极和栅电极经由凸块(B)与电路图案的上表面接合;以及块电极(4),其与集电极接合。块电极具有:平板部(44),其覆盖半导体元件的上方;以及一对突出部(45),其自平板部的两端朝向电路图案突出地与电路图案接合。
-
公开(公告)号:CN106531693B
公开(公告)日:2021-06-11
申请号:CN201610560742.9
申请日:2016-07-15
Applicant: 富士电机株式会社
IPC: H01L23/043
Abstract: 本发明提供一种半导体装置。为了使半导体装置高耐压化,优选扩展电极端子与其它金属部分的爬电距离和空间距离。所述半导体装置具备半导体元件;壳体部,其收纳半导体元件;以及外部端子,其设置于壳体部的正面,在壳体部的正面形成有从正面突出的壁部和设置于被壁部包围的区域,且相对于正面凹陷的凹部,外部端子配置于凹部的底面。
-
公开(公告)号:CN112599486A
公开(公告)日:2021-04-02
申请号:CN202011059608.3
申请日:2020-09-30
Applicant: 富士电机株式会社
IPC: H01L23/495 , H01L25/18 , H01L29/417 , H01L21/60
Abstract: 本发明提供半导体模块和半导体模块的制造方法。降低电感并实现小型化。半导体模块包括:第1金属布线板,构成P端子;第2金属布线板,构成N端子;第3金属布线板,构成输出端子;第1半导体元件,集电极朝向第1金属布线板的一主面地配置于第1金属布线板的一主面;第2半导体元件,集电极朝向第3金属布线板的一主面地配置于第3金属布线板的一主面。第2金属布线板隔着绝缘材料配置于第1金属布线板的一主面。第3金属布线板以一主面朝向第1金属布线板的方式配置。第1半导体元件和第2半导体元件以第1半导体元件的发射极与第3金属布线板的一主面连接且第2半导体元件的发射极与第2金属布线板的一主面连接的方式表背相反地配置。
-
公开(公告)号:CN109801889A
公开(公告)日:2019-05-24
申请号:CN201811140123.X
申请日:2018-09-28
Applicant: 富士电机株式会社
IPC: H01L23/49 , H01L23/367
Abstract: 本发明提供一种小型且低电感、且能够降低因半导体元件的发热引起的控制电阻的电阻值的变动的电力用半导体装置。该电力用半导体装置具备:第一导电性图案层(11_1);半导体元件(Q1~Q6),与第一导电性图案层(11_1)的上表面分别接合;第二导电性图案层(11_2a),其与第一导电性图案层(11_1)相分离;控制端子(53),其与第二导电性图案层(11_2a)接合;控制电阻(20),其与第二导电性图案层(11_2a)的上表面接合;控制电阻引脚(21),其与控制电阻(20)的上表面接合;以及布线基板(4),其具有将半导体元件(Q1~Q6)与控制电阻引脚(21)之间电连接的控制布线图案层(41)。
-
公开(公告)号:CN120072765A
公开(公告)日:2025-05-30
申请号:CN202411472924.1
申请日:2024-10-22
Applicant: 富士电机株式会社
IPC: H01L23/367 , H01L23/373 , H10D80/20
Abstract: 本发明提供一种半导体装置,其使半导体模块和冷却模块之间的固定变得容易,并提高散热性。半导体装置(1)包括半导体模块(2)、冷却模块(3)、以及粘合部件(4)。半导体模块(2)在背面侧包括具备下表面(22a)的金属板(22)。冷却模块(3)包括供金属板(22)的下表面(22a)配置的冷却面(3a)。粘合部件(4)设置在金属板(22)的下表面(22a)与冷却面(3a)之间,并含有导电性的填充材料,填充材料将下表面(22a)与冷却面(3a)连结。
-
公开(公告)号:CN119340316A
公开(公告)日:2025-01-21
申请号:CN202410661391.5
申请日:2024-05-27
Applicant: 富士电机株式会社
Abstract: 本发明提供一种降低电感的半导体装置及半导体模块。该半导体模块具备:半导体芯片,其具有输出电极和输入电极;负极端子,其与布线端子的负极导电层接触并与半导体芯片的输出电极电连接;以及正极端子,其与负极端子分隔,与负极端子平行且与布线端子的正极导电层电接触,并且与半导体芯片的输入电极电连接。半导体模块还具备封装体,正极端子和负极端子从该封装体的与布线端子对置的长侧面起沿同一方向从长侧面向外部延伸,该封装体将半导体芯片与正极端子以及负极端子固定,且在长侧面的正极端子以及负极端子之间具有收纳槽,布线端子的绝缘层的绝缘端边插入到收纳槽。
-
公开(公告)号:CN111066145A
公开(公告)日:2020-04-24
申请号:CN201980004103.6
申请日:2019-01-23
Applicant: 富士电机株式会社
Abstract: 本发明提供一种降低电感的半导体装置。本实施方式的半导体装置具备:第一电路基板在(3),其具有第一电路图案层(3c);半导体元件(5),其搭载于第一电路图案层(3c);第二电路基板(9),其具有第二电路图案层(9b);连接销(7),其连接半导体元件(5)与第二电路图案层(9b);销状端子(17),其与第二电路图案层(9b)电连接;密封部件(2),其树脂密封第一电路基板(3)、半导体元件(5)、第二电路基板(9)以及连接销(7);以及外部端子(27),其具有平板部(27s)、以及从平板部(27s)弯曲而向与第二电路基板(9)分离的方向延伸的延伸部(27t),平板部(27s)与销状端子(17)连接并与第二电路图案层(9b)平行地配置,并且,延伸部(27t)设置在密封部件(2)的短边方向上的宽度的范围内。
-
公开(公告)号:CN106057740B
公开(公告)日:2019-12-10
申请号:CN201610130201.2
申请日:2016-03-08
Applicant: 富士电机株式会社
IPC: H01L23/049 , H01L23/49 , H01L25/07 , H01L29/423
Abstract: 本发明的半导体模块以及半导体装置能够抑制动作不良的产生。半导体模块具备:半导体元件,在其正面具备栅电极和源电极,在其背面具备漏电极,并且漏电极和漏极板的正面连接;层积基板,其具备在绝缘板的正面电连接有栅电极的第一电路板和与源电极电连接的第二电路板,并且层积基板配置于漏极板的正面;栅极端子,其配置在第一电路板上;源极端子,其配置在第二电路板上;盖,其与漏极板的正面对置地配置,具备栅极端子以及源极端子所在的开口和与开口接触并延伸至外周部的导槽。
-
-
-
-
-
-
-
-
-