-
公开(公告)号：CN108695297B
公开(公告)日：2021-12-31
申请号：CN201810283513.6
申请日：2018-04-02
IPC: H01L23/538 , H01L25/07 , H01L23/492 , H01L21/603
Abstract: 一种半导体装置、半导体装置的制造方法以及接口单元，能够减轻将半导体装置与外部设备连接时的连接作业的负担。半导体装置具备：底板；多个半导体单元，分别具备半导体芯片及与半导体芯片连接且向与底板相反侧延伸的棒状的单元侧控制端子，半导体单元以成对个数并排在底板上；接口单元，具有与从多个半导体单元分别延伸的多个单元侧控制端子连接的第一发射极及第一栅极信号用内部布线、第二发射极及第二栅极信号用内部布线以及与这些信号用内部布线连接且向与半导体单元相反的一侧的外部延伸的棒状的第一发射极信号用端子、第一栅极信号用端子、第二发射极信号用端子及第二栅极信号用端子，接口单元具有设置于多个半导体单元之上的箱状的收纳部。
-
公开(公告)号：CN109712938B
公开(公告)日：2024-01-12
申请号：CN201810986853.5
申请日：2018-08-28
Applicant: 富士电机株式会社
IPC: H01L23/26 , H01L23/492 , H01L21/56
Abstract: 本发明提供能够防止由导电性板上的封装树脂的剥离引起的绝缘不良而提高可靠性的半导体装置以及半导体装置的制造方法。半导体装置具备：将半导体元件(1)搭载于正面的导电性板(2)，以及将导电性板(2)的至少正面封入到内部的封装树脂(9)。导电性板(2)在被封入的封装树脂(9)的流体合流的区域设置有捕获气泡的构造(10)。导电性板(2)为矩形的形状，封装树脂封装树脂(9)的流体合流的区域是隔着半导体元件(1)位于与封装树脂(9)的注入侧相反的一侧的长边的角的区域。(9)从导电性板(2)的长边侧的一个注入口注入，
-
公开(公告)号：CN109712938A
公开(公告)日：2019-05-03
申请号：CN201810986853.5
申请日：2018-08-28
Applicant: 富士电机株式会社
IPC: H01L23/26 , H01L23/492 , H01L21/56
Abstract: 本发明提供能够防止由导电性板上的封装树脂的剥离引起的绝缘不良而提高可靠性的半导体装置以及半导体装置的制造方法。半导体装置具备：将半导体元件(1)搭载于正面的导电性板(2)，以及将导电性板(2)的至少正面封入到内部的封装树脂(9)。导电性板(2)在被封入的封装树脂(9)的流体合流的区域设置有捕获气泡的构造(10)。导电性板(2)为矩形的形状，封装树脂(9)从导电性板(2)的长边侧的一个注入口注入，封装树脂(9)的流体合流的区域是隔着半导体元件(1)位于与封装树脂(9)的注入侧相反的一侧的长边的角的区域。
-
公开(公告)号：CN111066145B
公开(公告)日：2023-09-22
申请号：CN201980004103.6
申请日：2019-01-23
Applicant: 富士电机株式会社
Abstract: 本发明提供一种降低电感的半导体装置。本实施方式的半导体装置具备：第一电路基板在(3)，其具有第一电路图案层(3c)；半导体元件(5)，其搭载于第一电路图案层(3c)；第二电路基板(9)，其具有第二电路图案层(9b)；连接销(7)，其连接半导体元件(5)与第二电路图案层(9b)；销状端子(17)，其与第二电路图案层(9b)电连接；密封部件(2)，其树脂密封第一电路基板(3)、半导体元件(5)、第二电路基板(9)以及连接销(7)；以及外部端子(27)，其具有平板部(27s)、以及从平板部(27s)弯曲而向与第二电路基板(9)分离的方向延伸的延伸部(27t)，平板部(27s)与销状端子(17)连接并与第二电路图案层(9b)平行地配置，并且，延伸部(27t)设置在密封部件(2)的短边方向上的宽度的范围内。
-
公开(公告)号：CN107204317B
公开(公告)日：2022-03-01
申请号：CN201710111257.8
申请日：2017-02-28
Applicant: 富士电机株式会社
Inventor： 稻叶祐树
IPC: H01L23/488
Abstract: 本发明在利用焊料将引线端子接合至半导体元件的一个面的电力用半导体模块中，提高半导体元件的表面电极的可靠性。将引线端子(15)与半导体元件(14)进行接合的引线端子下焊料(18)的0.2％耐力低于将半导体元件(14)与绝缘基板(13)进行接合的半导体元件下焊料(17)的0.2％耐力。因此，虽然半导体元件(14)会因通电产生自热使引线端子(15)延伸，并经由引线端子下焊料(18)对半导体元件(14)施加应力，但会减轻0.2％耐力较低的引线端子下焊料(18)对半导体元件(14)施加的应力。由此，可提高与引线端子下焊料(18)接合的半导体元件(14)的表面电极的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN106952897B
公开(公告)日：2021-09-24
申请号：CN201610849375.4
申请日：2016-09-23
Applicant: 富士电机株式会社
Abstract: 本发明提供使大电流流过与半导体芯片的主电极连接的配线部件，抑制过度增加与控制电极连接的配线部件的导电箔的厚度的半导体装置。半导体装置具备：半导体芯片，具备正面和背面，在上述正面具有主电极和控制电极，上述背面固定于上述电路板；第一配线基板，包括第一导电部件，以与上述主电极对置的方式配置，上述主电极与上述第一导电部件电连接；第二配线基板，包含第二导电部件，以与上述控制电极对置的方式配置，具有开口；导电柱，具备一端和另一端，上述一端与上述控制电极电连接且机械连接，上述另一端与上述第二导电部件电连接且机械连接，上述第一导电部件的厚度比上述第二导电部件的厚度厚，上述第一配线基板配置于上述开口的内侧。
-
公开(公告)号：CN107204317A
公开(公告)日：2017-09-26
申请号：CN201710111257.8
申请日：2017-02-28
Applicant: 富士电机株式会社
Inventor： 稻叶祐树
IPC: H01L23/488
CPC classification number: H01L23/562 , H01L23/24 , H01L23/3107 , H01L23/367 , H01L23/3672 , H01L23/3735 , H01L23/49562 , H01L23/49568 , H01L23/49582 , H01L24/00 , H01L29/0619 , H01L29/7393 , H01L29/7395 , H01L2224/40225 , H01L2924/181 , H01L2924/00012 , H01L24/33 , H01L24/40 , H01L2224/40095 , H01L2924/01029 , H01L2924/01047 , H01L2924/0105 , H01L2924/01051 , H01L2924/351
Abstract: 本发明在利用焊料将引线端子接合至半导体元件的一个面的电力用半导体模块中，提高半导体元件的表面电极的可靠性。将引线端子(15)与半导体元件(14)进行接合的引线端子下焊料(18)的0.2％耐力低于将半导体元件(14)与绝缘基板(13)进行接合的半导体元件下焊料(17)的0.2％耐力。因此，虽然半导体元件(14)会因通电产生自热使引线端子(15)延伸，并经由引线端子下焊料(18)对半导体元件(14)施加应力，但会减轻0.2％耐力较低的引线端子下焊料(18)对半导体元件(14)施加的应力。由此，可提高与引线端子下焊料(18)接合的半导体元件(14)的表面电极的可靠性。
-
公开(公告)号：CN107204296A
公开(公告)日：2017-09-26
申请号：CN201710107358.8
申请日：2017-02-27
Applicant: 富士电机株式会社
Inventor： 稻叶祐树
CPC classification number: H01L23/3121 , B29C45/0046 , B29C45/14065 , B29C45/14639 , B29C45/14655 , B29C2945/7604 , B29C2945/76257 , B29C2945/76287 , B29C2945/76545 , B29C2945/76735 , B29C2945/76765 , B29K2995/0005 , B29L2031/3406 , H01L21/56 , H01L23/5283 , H01L23/49
Abstract: 本发明提供模制产品的制造方法和模制产品，期望提供通过简单的构成切实地防止空隙产生的技术。所述模制产品的制造方法包括：安装步骤，将在模制产品中应该从封装部分的内部延伸并露出于外部的部分露出部件安装于封装对象部件，所述封装对象部件是应该被封装于模制产品中的封装部分的内部的部件；注入步骤，将安装了部分露出部件的封装对象部件放入到模具并注入封装材料；调整步骤，在封装材料的注入中的第一期间，将部分露出部件保持在与其在模制产品中的最终的位置不同的位置，并利用安装于部分露出部件的调整部件对封装材料的流动进行调整；以及在第一期间之后使封装材料固化的步骤。
-
公开(公告)号：CN106952897A
公开(公告)日：2017-07-14
申请号：CN201610849375.4
申请日：2016-09-23
Applicant: 富士电机株式会社
CPC classification number: H01L23/49838 , H01L23/13 , H01L23/3107 , H01L23/3121 , H01L23/3675 , H01L23/3735 , H01L23/492 , H01L23/49822 , H01L23/49833 , H01L24/32 , H01L2224/32245 , H01L2924/13055 , H01L2924/13091 , H01L25/07 , H01L23/48 , H01L24/70
Abstract: 本发明提供使大电流流过与半导体芯片的主电极连接的配线部件，抑制过度增加与控制电极连接的配线部件的导电箔的厚度的半导体装置。半导体装置具备：半导体芯片，具备正面和背面，在上述正面具有主电极和控制电极，上述背面固定于上述电路板；第一配线基板，包括第一导电部件，以与上述主电极对置的方式配置，上述主电极与上述第一导电部件电连接；第二配线基板，包含第二导电部件，以与上述控制电极对置的方式配置，具有开口；导电柱，具备一端和另一端，上述一端与上述控制电极电连接且机械连接，上述另一端与上述第二导电部件电连接且机械连接，上述第一导电部件的厚度比上述第二导电部件的厚度厚，上述第一配线基板配置于上述开口的内侧。
-
公开(公告)号：CN111066145A
公开(公告)日：2020-04-24
申请号：CN201980004103.6
申请日：2019-01-23
Applicant: 富士电机株式会社
Abstract: 本发明提供一种降低电感的半导体装置。本实施方式的半导体装置具备：第一电路基板在(3)，其具有第一电路图案层(3c)；半导体元件(5)，其搭载于第一电路图案层(3c)；第二电路基板(9)，其具有第二电路图案层(9b)；连接销(7)，其连接半导体元件(5)与第二电路图案层(9b)；销状端子(17)，其与第二电路图案层(9b)电连接；密封部件(2)，其树脂密封第一电路基板(3)、半导体元件(5)、第二电路基板(9)以及连接销(7)；以及外部端子(27)，其具有平板部(27s)、以及从平板部(27s)弯曲而向与第二电路基板(9)分离的方向延伸的延伸部(27t)，平板部(27s)与销状端子(17)连接并与第二电路图案层(9b)平行地配置，并且，延伸部(27t)设置在密封部件(2)的短边方向上的宽度的范围内。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.025 seconds)
