-
公开(公告)号：CN105103289A
公开(公告)日：2015-11-25
申请号：CN201480020406.4
申请日：2014-05-12
Applicant: 富士电机株式会社
CPC classification number: H01L25/072 , H01L23/12 , H01L23/3107 , H01L23/3121 , H01L23/3735 , H01L23/492 , H01L23/49811 , H01L23/49838 , H01L23/64 , H01L24/01 , H01L24/06 , H01L24/32 , H01L25/18 , H01L29/7395 , H01L29/7827 , H01L2224/06181 , H01L2224/32225 , H01L2224/32245 , H01L2224/48137 , H01L2224/48139 , H01L2224/73265 , H01L2924/1203 , H01L2924/1305 , H01L2924/13055 , H01L2924/13091 , H01L2924/15787 , H01L2924/19041 , H01L2924/19105 , H01L2924/3011 , H01L2924/00
Abstract: 提供一种在半导体芯片的栅电极与源电极之间连接电路阻抗降低元件，从而具有电流旁路效果的半导体装置。具备：绝缘基板(3)，具有绝缘板和电路板；半导体芯片(4)，在正面具有栅电极和源电极；印刷基板(5)，具有第一金属层和第二金属层，并且与上述绝缘基板(3)对置；第一导电柱(8)，电连接且机械连接到上述栅电极和第一金属层；第二导电柱(9)，电连接且机械连接到上述源电极和第二金属层；以及电路阻抗降低元件(10)，通过所述第一导电柱(8)和第二导电柱(9)而电连接在所述栅电极与所述源电极之间。
-
Patent Agency Ranking
公开(公告)号：CN103534811A
公开(公告)日：2014-01-22
申请号：CN201280023905.X
申请日：2012-05-18
Applicant: 富士电机株式会社
IPC: H01L29/739 , H01L21/336 , H01L29/78
CPC classification number: H01L29/7397 , H01L21/26513 , H01L21/2855 , H01L21/324 , H01L29/0615 , H01L29/0619 , H01L29/0804 , H01L29/0821 , H01L29/0834 , H01L29/0847 , H01L29/1004 , H01L29/1095 , H01L29/167 , H01L29/36 , H01L29/4236 , H01L29/66348 , H01L29/7395
Abstract: n型FS层（14）具有使在施加额定电压时扩散的耗尽层停止于n型FS层（14）内部的总杂质量，并具有n-型漂移层（1）的总杂质量。此外，n型FS层（14）具有如下的浓度梯度，即n型FS层（14）的杂质浓度从p+型集电极层（15）向p型基极层（5）减少，且其扩散深度为大于或等于20μm。并且，在n型FS层（14）与p+型集电极层（15）之间包括n+型缓冲层（13），该n+型缓冲层（13）的峰值杂质浓度比n型FS层（14）的峰值杂质浓度要高，为大于或等于6×1015cm-3，且小于或等于p+型集电极层（15）的峰值杂质浓度的十分之一。因此，能够提供一种场阻断（FS）绝缘栅双极晶体管，兼顾改善发生短路时对元器件损坏的耐受性以及抑制热失控损坏，并且，能减少导通电压的变化。
-
公开(公告)号：CN110504255B
公开(公告)日：2024-09-17
申请号：CN201910257852.1
申请日：2019-04-01
Applicant: 富士电机株式会社
IPC: H01L27/06 , H01L29/06 , H01L29/739 , H01L29/861
Abstract: 提供一种能够提高散热性能、从而能够通过热破坏耐受量的提高来确保可靠性的反向导通型半导体装置。该装置具备：半导体芯片，其具有上表面、第一边以及与第一边正交的第二边；晶体管部，其设置于半导体芯片，具有条状的多个主电流通路；多个二极管部，其设置于半导体芯片，与多个主电流通路平行地延伸；上表面电极，其设置于晶体管部及多个二极管部的上表面；以及布线构件，其具有矩形的平板部，该平板部在多个二极管部的上方经由接合构件来与上表面电极电连接。布线构件具有从平板部的端部向上表面电极的相反方向立起的导电部，平板部的端部被配置为与第一边平行。
-
公开(公告)号：CN106128946B
公开(公告)日：2019-03-08
申请号：CN201610702029.3
申请日：2012-05-18
Applicant: 富士电机株式会社
IPC: H01L21/265 , H01L21/285 , H01L21/324 , H01L29/06 , H01L29/08 , H01L29/10 , H01L29/167 , H01L29/36 , H01L29/423 , H01L29/66 , H01L29/739
Abstract: n型FS层(14)具有使在施加额定电压时扩散的耗尽层停止于n型FS层(14)内部的总杂质量，并具有n‑型漂移层(1)的总杂质量。此外，n型FS层(14)具有如下的浓度梯度，即n型FS层(14)的杂质浓度从p+型集电极层(15)向p型基极层(5)减少，且其扩散深度为大于或等于20μm。并且，在n型FS层(14)与p+型集电极层(15)之间包括n+型缓冲层(13)，该n+型缓冲层(13)的峰值杂质浓度比n型FS层(14)的峰值杂质浓度要高，为大于或等于6×1015cm‑3，且小于或等于p+型集电极层(15)的峰值杂质浓度的十分之一。因此，能够提供一种场阻断(FS)绝缘栅双极晶体管，兼顾改善发生短路时对元器件损坏的耐受性以及抑制热失控损坏，并且，能减少导通电压的变化。
-
公开(公告)号：CN107180822A
公开(公告)日：2017-09-19
申请号：CN201710061437.X
申请日：2017-01-26
Applicant: 富士电机株式会社
IPC: H01L25/03
Abstract: 本发明的目的在于提供抑制在并联的半导体模块中产生的电流不平衡的半导体装置及其制造方法。该半导体装置(100)包括：半导体模块(10A)；开关电压的阈值比半导体模块(10A)的开关电压的阈值低的半导体模块(10B)；以及相对于共用端子将半导体模块(10A)和半导体模块(10B)的汇流排(31、32)并联，其中，半导体模块(10B)连接到相对于共用端子的电感比半导体模块(10A)大的汇流排(32)上的连接点上。阈值电压较低的半导体模块(10B)比相对于共用的开关电压的输入而阈值电压较高的半导体模块(10A)更快速导通，但由于电流的上升受到汇流排(32)的较高的电感抑制，因此可以抑制电流不平衡。
-
公开(公告)号：CN103534811B
公开(公告)日：2016-09-21
申请号：CN201280023905.X
申请日：2012-05-18
Applicant: 富士电机株式会社
IPC: H01L29/739 , H01L21/336 , H01L29/78
CPC classification number: H01L29/7397 , H01L21/26513 , H01L21/2855 , H01L21/324 , H01L29/0615 , H01L29/0619 , H01L29/0804 , H01L29/0821 , H01L29/0834 , H01L29/0847 , H01L29/1004 , H01L29/1095 , H01L29/167 , H01L29/36 , H01L29/4236 , H01L29/66348 , H01L29/7395
Abstract: n型FS层（14）具有使在施加额定电压时扩散的耗尽层停止于n型FS层（14）内部的总杂质量，并具有n‑型漂移层（1）的总杂质量。此外，n型FS层（14）具有如下的浓度梯度，即n型FS层（14）的杂质浓度从p+型集电极层（15）向p型基极层（5）减少，且其扩散深度为大于或等于20μm。并且，在n型FS层（14）与p+型集电极层（15）之间包括n+型缓冲层（13），该n+型缓冲层（13）的峰值杂质浓度比n型FS层（14）的峰值杂质浓度要高，为大于或等于6×1015cm‑3，且小于或等于p+型集电极层（15）的峰值杂质浓度的十分之一。因此，能够提供一种场阻断（FS）绝缘栅双极晶体管，兼顾改善发生短路时对元器件损坏的耐受性以及抑制热失控损坏，并且，能减少导通电压的变化。
-
-
-
-
-
Search Results
16
records
(took 0.022 seconds)
