-
公开(公告)号：CN104246994A
公开(公告)日：2014-12-24
申请号：CN201380020206.4
申请日：2013-04-17
Applicant: 国际商业机器公司
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/78 , H01L21/02532 , H01L21/0262 , H01L21/20 , H01L29/66477 , H01L29/66545 , H01L29/66795 , H01L29/785
Abstract: 一种半导体器件包含衬底表面上的至少两个鳍结构和存在于所述至少两个鳍结构上的功能栅极结构。功能栅极结构包含至少与两个鳍结构的侧壁直接接触的至少一个栅极电介质和所述至少一个栅极电介质上的至少一个栅极导体。栅极结构的侧壁与衬底表面的上表面基本上垂直，其中，由栅极结构的侧壁限定的平面和由衬底表面的上表面限定的平面以90°±5°的角度相交。外延半导体材料与所述至少两个鳍结构直接接触。
-
公开(公告)号：CN103871896A
公开(公告)日：2014-06-18
申请号：CN201310628671.8
申请日：2013-11-29
Applicant: 国际商业机器公司
IPC: H01L21/336 , H01L29/08 , H01L29/78
CPC classification number: H01L29/7848 , H01L29/045 , H01L29/0847 , H01L29/165 , H01L29/4983 , H01L29/66545 , H01L29/66772 , H01L29/7841 , H01L29/78618 , H01L29/78654
Abstract: 本发明涉及半导体结构和制造方法。一种FET结构，包括外延的源极区和漏极区，其包括大的接触面积并表现出低电阻率和低栅极至源极/漏极寄生电容。横向刻蚀所述源极区和漏极区而不包括所述源极区/漏极区之间以及其相关联的接触的所述接触面积，以提供用于容纳低k电介质材料的凹陷。在所述抬升的源极区/漏极区和栅极导体之间，同时在所述栅极导体和诸如ETSOI或PDSOI衬底的衬底之间提供高k电介质层。所述结构可以用在诸如MOSFET装置的微电子装置中。
-
-
-
公开(公告)号：CN116583941A
公开(公告)日：2023-08-11
申请号：CN202180075766.4
申请日：2021-11-01
Applicant: 国际商业机器公司
Inventor： C·J·欧特瑞 , A·雷茨尼采克 , B·海克马特少塔巴瑞 , 张婧芸 , 谢瑞龙
IPC: H01L21/82
Abstract: 一种半导体结构可以包括一个或多个金属栅极、在一个或多个金属栅极下方的一个或多个沟道、将一个或多个金属栅极与一个或多个沟道分离的栅极电介质层、以及嵌入在栅极电介质层中的高k材料。高k材料和栅极电介质层两者都可以与一个或多个沟道直接接触。高k材料可在一个或多个金属栅极中提供阈值电压变化。高k材料是第一高k材料或第二高k材料。半导体结构可以仅包括嵌入在栅极电介质层中的第一高k材料。半导体结构可以仅包括嵌入在栅极电介质层中的第二高k材料。半导体结构可以包括嵌入在栅极电介质层中的第一高k材料和第二高k材料两者。
-
Patent Agency Ranking
公开(公告)号：CN113228322A
公开(公告)日：2021-08-06
申请号：CN202080007813.7
申请日：2020-01-28
Applicant: 国际商业机器公司
IPC: H01L45/00 , H01L27/24 , H01L27/088 , H01L21/28
Abstract: 提供了一种电阻式存储器结构。该电阻式存储器结构包括衬底上的垂直鳍部，其中，垂直鳍部的侧壁各自具有{100}晶面。该电阻式存储器结构还包括垂直鳍部上的鳍部模板、以及垂直鳍部上的栅极结构。该电阻式存储器结构还包括在垂直鳍部的相对侧壁上的顶部源极/漏极，以及在顶部源极/漏极上的底部电极层，其中，底部电极层在鳍部模板的相对侧上。该电阻式存储器结构还包括在底部电极层的一部分上的第一中间电阻层、在第一中间电阻层上的顶部电极层及在底部电极层的一部分上的第一电触点。
-
公开(公告)号：CN107210225B
公开(公告)日：2020-07-07
申请号：CN201680005565.6
申请日：2016-01-04
Applicant: 国际商业机器公司
IPC: H01L21/336 , H01L29/78
Abstract: 一种用于制造半导体器件的方法包括：提供绝缘体上应变硅(SSOI)结构，该SSOI结构包括设置在衬底(10)上的电介质层(20)、设置在电介质层(20)上的硅锗层(30)、以及直接设置在硅锗层(30)上的应变半导体材料层(40)；在SSOI结构上形成多个鳍(43、45)；在nFET区域中的至少一个鳍的部分之上形成栅极结构(50)；在pFET区域中的至少一个鳍的部分之上形成栅极结构(60)；去除pFET区域中的至少一个鳍的部分之上的栅极结构(60)；去除通过上述去除而被暴露的硅锗层(30)；以及在pFET区域中的至少一个鳍的部分之上形成新的栅极结构(90)，以使得新的栅极结构(90)在全部四侧包围该部分。
-
公开(公告)号：CN103380480B
公开(公告)日：2016-06-22
申请号：CN201280009465.2
申请日：2012-01-26
Applicant: 国际商业机器公司
IPC: H01L21/00
CPC classification number: C30B25/04 , C30B25/105 , C30B25/14 , C30B25/183 , C30B25/186 , C30B29/06 , C30B33/12 , H01L21/02381 , H01L21/02395 , H01L21/02532 , H01L21/02576 , H01L21/02584 , H01L21/0262 , H01L21/02639 , H01L21/3065
Abstract: 一种外延方法包括提供（402）衬底材料的暴露的晶体区域。在低温工艺中将硅外延沉积（404）在所述衬底材料上，其中沉积温度低于500摄氏度。用稀释气体稀释（408）源气体，其中稀释气体与源气体的气体比小于1000。
-
公开(公告)号：CN104637818A
公开(公告)日：2015-05-20
申请号：CN201410643729.0
申请日：2014-11-11
Applicant: 国际商业机器公司
IPC: H01L21/336 , H01L29/78 , H01L29/10
CPC classification number: H01L27/0886 , H01L21/823431
Abstract: 本发明涉及用于制造鳍片场效应晶体管器件的方法和鳍片场效应晶体管器件。一种用于制造鳍片场效应晶体管(鳍片FET)器件的方法，包括在衬底上形成多个鳍片到第一厚度，在所述的鳍片的部分上形成牺牲栅极叠层，使用离子注入形成源漏结，在所述衬底上形成介电层，去除所述牺牲栅极叠层以暴露所述鳍片的所述部分，细化所述鳍片的暴露部分到小于所述第一厚度的第二厚度，以及在所述鳍片的细化的暴露部分上形成栅极叠层以代替去除的牺牲栅极叠层。
-
公开(公告)号：CN104167361A
公开(公告)日：2014-11-26
申请号：CN201410206585.2
申请日：2014-05-16
Applicant: 国际商业机器公司
IPC: H01L21/336 , H01L29/78 , H01L29/10
CPC classification number: H01L21/02532 , H01L21/02164 , H01L21/02381 , H01L21/324 , H01L21/76224 , H01L21/76237 , H01L21/76283 , H01L21/823431 , H01L21/823807 , H01L21/823821 , H01L21/845 , H01L27/0886 , H01L27/0924 , H01L27/1207 , H01L27/1211 , H01L29/0649 , H01L29/16 , H01L29/161 , H01L29/167 , H01L29/66795
Abstract: 本发明涉及FinFET结构及其形成方法。使用具有掺碳外延硅层的体硅衬底制造带有鳍的结构。该结构的pFET区域包括硅锗鳍。这些鳍通过对所述结构进行退火以将含锗层与邻接的晶体硅层混合而形成。所述结构还包括nFET区域，所述nFET区域包括由所述晶体硅层形成的硅鳍。在所述nFET区域中的所述含锗层被去除，从而在所述nFET区域中的所述晶体硅层下方产生空间。在所述空间内提供绝缘材料。通过浅沟槽隔离区使所述pFET区域与所述nFET区域电隔离。
-
-
-
-
-
-
-
-
-
Search Results
49
records
(took 0.023 seconds)
