公开(公告)号：CN110830028A

公开(公告)日：2020-02-21

申请号：CN201910609307.4

申请日：2019-07-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建源 ,  谢豪泰 ,  李政宏 ,  廖宏仁

IPC: H03K19/0185 ,  G11C11/412

Abstract: 电平转换器被配置为接收第一电压域的输入信号并输出第二电压域的输出信号。输入端子被配置为接收第一电压域的输入信号。第一感测电路被配置为将输入信号从第一电压域转换为第二电压域，并且第二感测电路被配置为将输入信号从第一电压域转换为第二电压域。使能电路被配置为响应于使能信号而使相应的第一和第二输出端子处的第一和第二输出信号的电压电平均衡。第一和第二感测电路被配置为响应于使能信号和输入信号而在第一和第二输出端子处输出第二电压域的互补输出信号。本发明的一些实施例还提供了电平转换方法和电平转换系统。

公开(公告)号：CN106560895B

公开(公告)日：2019-12-10

申请号：CN201610750177.2

申请日：2016-08-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 潘卡伊·阿加沃尔 ,  蔡睿哲 ,  李政宏 ,  陈建源 ,  郑基廷 ,  谢豪泰 ,  陈彝梓

IPC: G11C11/413 ,  G06F17/50

Abstract: 存储器器件包括：用于控制存储器器件的读操作或写操作的跟踪控制电路。跟踪控制电路包括多个跟踪单元，其中，跟踪单元的时序特性仿真位单元在存储器器件的写操作或读操作期间的时序特性。存储器器件还包括：用于配置跟踪控制电路的跟踪单元的数量的至少两条参考字线；和配置为激活至少两条参考字线中的一条或多条的选择电路。本发明的实施例还提供了能够在多种低压下工作而不降低性能的SRAM器件及其方法。

公开(公告)号：CN108962312A

公开(公告)日：2018-12-07

申请号：CN201810494280.4

申请日：2018-05-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建源 ,  李政宏 ,  廖宏仁 ,  谢豪泰 ,  王俐文 ,  叶哲儒 ,  赛赫尔普列特辛格 ,  哈门特帕特尔 ,  曼尼什阿若拉

IPC: G11C11/419

Abstract: 一种半导体存储器装置，包括：多个存储单元，配置成存储数字数据；以及输入复用器，配置成实现从多个存储单元选择特定存储单元。半导体存储器装置进一步包括：读取/写入驱动电路，配置成从选择的存储单元读取数据以及将数据写入选择的存储单元；以及写入逻辑块，配置成将逻辑控制提供到读取/写入驱动电路以用于将数据写入选择的存储单元。读取/写入驱动电路可通过数据线及倒置数据线耦合到读取/写入输入复用器，且选择的存储单元的读取操作及写入操作发生于相同数据线及倒置数据线。

公开(公告)号：CN104425006B

公开(公告)日：2017-09-12

申请号：CN201310547975.1

申请日：2013-11-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建源 ,  黄健羽 ,  谢豪泰

IPC: G11C11/413

CPC classification number: G11C5/06 ,  G11C7/12 ,  G11C8/08 ,  G11C8/10 ,  G11C11/418 ,  G11C2213/71 ,  G11C2213/78

Abstract: 本发明公开了一种新型静态随机存取存储（SRAM）器件，包括：多个存储器阵列层，其中的一层垂直地设置在另一层的上方；设置在每个存储器阵列层上的层译码器电路；设置在每个层阵列层上的字线驱动器电路；多个互补位线对，每个互补位线对都垂直地延伸以连接每个存储器阵列层中的存储单元。每个存储器阵列层都包括设置在其上的多个存储单元和字线。每根字线都连接至其所在的存储器阵列层上的多个存储单元。每个层译码器电路都被配置为对SRAM地址的一部分进行译码，以选择存储单元所在的存储器阵列层，如果SRAM地址与层译码器电路所在的存储器阵列层上的存储单元相对应。每个字线驱动器电路都被配置为驱动其所在的存储器阵列层上的字线。