公开(公告)号：CN112242356A

公开(公告)日：2021-01-19

申请号：CN202010320880.6

申请日：2020-04-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 时定康 ,  陈振隆 ,  蔡邦彦

IPC: H01L21/8238 ,  H01L27/092

Abstract: 提供一种半导体装置及其制造方法。根据本公开的一种制造方法包括提供工件，工件包括第一源极/漏极区在第一装置区中，及第二源极/漏极区在第二装置区中，在第一源极/漏极区及第二源极/漏极区上沉积介电层，在介电层中形成第一导孔开口以露出第一源极/漏极区，并在介电层中形成第二导孔开口以露出第二源极/漏极区，退火工件以在露出的第一源极/漏极区上形成第一半导体氧化物部件，并在露出的第二源极/漏极区上形成第二半导体氧化物部件，去除第一半导体氧化物部件以露出在介电层中第一导孔开口中的第一源极/漏极区，以及选择性地在露出的第一源极/漏极区上形成第一外延部件。

公开(公告)号：CN107039279A

公开(公告)日：2017-08-11

申请号：CN201611033059.6

申请日：2016-11-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶哲宇 ,  吴忠政 ,  陈振隆 ,  张广兴 ,  蔡邦彦 ,  陈燕铭 ,  奥野泰利 ,  王樱璇

IPC: H01L21/336

CPC classification number: H01L29/66795 ,  H01L21/02532 ,  H01L21/02639 ,  H01L21/3065 ,  H01L21/3081 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/66545 ,  H01L29/7848

Abstract: 本公开提供半导体结构的制造方法，半导体结构的制造方法包含形成硬掩模结构在基底上方，以及通过硬掩模结构的开口蚀刻基底以形成沟槽。半导体结构的制造方法还包含移除硬掩模结构的一部分以扩大开口，以及在开口和沟槽中形成外延成长结构。

公开(公告)号：CN100499024C

公开(公告)日：2009-06-10

申请号：CN200610170121.6

申请日：2006-12-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林立德 ,  蔡邦彦 ,  张志坚 ,  李资良

IPC: H01L21/20

CPC classification number: H01L21/02639 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02502 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02661

Abstract: 一种半导体装置的制造方法，包括：提供含硅基板；清洁此含硅基板；使用第一来源气体执行第一低压化学气相沉积工艺，以选择性沉积硅籽晶层于基板上；使用第二来源气体执行第二低压化学气相沉积工艺，以选择性沉积第一硅锗层于硅籽晶层上，其中第二来源气体包括具有第一流量的盐酸；使用第三来源气体执行第三低压化学气相沉积工艺，第三来源气体包括具有第二流量的盐酸；其中，第一流量低于第二流量。因此，通过较高的盐酸流量，硅锗残余物可在第三低压化学气相沉积工艺中有效地去除。

公开(公告)号：CN100378906C

公开(公告)日：2008-04-02

申请号：CN200510058857.X

申请日：2005-03-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡邦彦 ,  张志坚 ,  李资良 ,  陈世昌

IPC: H01L21/00

CPC classification number: H01L21/823807 ,  H01L21/0237 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/0262

Abstract: 本发明是有关于一种具有一平滑的磊晶层的半导体元件及其制造方法。该方法是藉由较高的反应气体压力形成第一层硅锗磊晶(SiGe)层在基材上，再以较低的反应气体压力形成第二层硅锗磊晶(SiGe)层。

公开(公告)号：CN1825627A

公开(公告)日：2006-08-30

申请号：CN200610001673.4

申请日：2006-01-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王志豪 ,  陈尚志 ,  蔡庆威 ,  王大维 ,  蔡邦彦

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L21/823807 ,  H01L21/823814 ,  H01L29/1054 ,  H01L29/66553 ,  H01L29/66636

Abstract: 本发明提供一种半导体元件及形成半导体元件的方法，所述半导体元件包含有栅极、间隙壁、缓冲层、源极/漏极区域。栅极包括有栅极电极及栅极介电层，且栅极介电层位于上述栅极电极之下。间隙壁形成栅极电极及栅极介电层的侧壁。缓冲层位于一半导体基底上，上述缓冲层具有一第一位置于栅极介电层及间隙壁之下，并具有一第二位置与间隙壁相邻，其中位于第二位置的缓冲层的上表面较位于第一位置的缓冲层的上表面凹陷。源极/漏极区域大致与间隙壁对齐。缓冲层的晶格常数大于位于其下的基底的晶格常数。上述半导体元件更包括有一半导体覆盖层，位于缓冲层及栅极介电层之间，其中半导体覆盖层的晶格常数小于缓冲层的晶格常数。

公开(公告)号：CN1805151A

公开(公告)日：2006-07-19

申请号：CN200510075361.3

申请日：2005-06-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建豪 ,  蔡邦彦 ,  张志坚 ,  李资良 ,  陈世昌

IPC: H01L29/78

CPC classification number: H01L29/7848 ,  H01L21/26506 ,  H01L21/28518 ,  H01L21/28525 ,  H01L21/823807 ,  H01L29/165 ,  H01L29/45 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7834

Abstract: 本发明提供一种具有局部应力结构的金属氧化物半导体场效应晶体管，可于源极/漏极区域形成应力诱导层，该应力诱导层包括第一半导体材料及第二半导体材料。利用一系列作用于第一半导体材料的反应操作形成应力诱导层并迫使第二半导体材料进入应力诱导层下层。该应力诱导层可以位于源极/漏极间的凹陷区域或非凹陷区域。本发明提供一种方法，利用锗硅化物的氮化或氧化工艺使源极/漏极区域产生应力诱导层，此应力诱导层上层可形成氮化或氧化薄膜，并使锗得以进入应力诱导层下层。本发明提供另一方法，产生反应层覆盖于应力诱导层之上，使该反应层与应力诱导层产生交互作用。

公开(公告)号：CN115565881A

公开(公告)日：2023-01-03

申请号：CN202210958934.0

申请日：2022-08-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 时定康 ,  蔡邦彦

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06 ,  H01L29/15 ,  H01L21/20 ,  H01L21/324

Abstract: 提供一种半导体装置的通道结构，以及所述装置的制造方法。所述方法可包括：形成超晶格结构在鳍片结构上，所述超晶格结构含有多个第一纳米结构层及多个第二纳米结构层。所述方法亦可包括：移除所述第二纳米结构层，以形成多个栅极开口；在第一温度及第一压力下，形成锗外延成长层于所述第一纳米结构层上；在第一预定期间，增加第一温度至第二温度及增加第一压力至第二压力。所述方法更可包括：在第二预定期间，于第二温度及第二压力的腔室中，退火锗外延成长层，以形成环绕所述第一纳米结构层的被覆层。

公开(公告)号：CN110660845A

公开(公告)日：2020-01-07

申请号：CN201910419201.8

申请日：2019-05-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 时定康 ,  蔡邦彦

IPC: H01L29/40 ,  H01L29/43 ,  H01L29/45 ,  H01L29/78 ,  H01L21/336

Abstract: 半导体结构的制造方法包含提供p型源极/漏极外延部件和n型源极/漏极外延部件，在n型源极/漏极外延部件和p型源极/漏极外延部件上方形成半导体材料层，以含锗气体处理半导体材料层，其中半导体材料层的处理在半导体材料层上方形成含锗层，蚀刻含锗层，其中含锗层的蚀刻移除形成于n型源极/漏极外延部件上方的含锗层和形成于p型源极/漏极外延部件上方的半导体材料层，以及在留在n型源极/漏极外延部件上方的半导体材料层上方形成第一源极/漏极接触件和在p型源极/漏极外延部件上方形成第二源极/漏极接触件。半导体材料层的组成可以类似于n型源极/漏极外延部件的组成。

公开(公告)号：CN110021554A

公开(公告)日：2019-07-16

申请号：CN201811381317.9

申请日：2018-11-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姆鲁尼尔·A·卡迪尔巴德 ,  奥野泰利 ,  王菘豊 ,  蔡邦彦 ,  李胜男 ,  蔡腾群

IPC: H01L21/768 ,  H01L21/336

Abstract: 提供了半导体器件及其形成方法。方法包括在半导体结构上形成栅极。形成与栅极相邻的外延源极/漏极区。在外延源极/漏极区上形成介电层。形成延伸穿过介电层并且暴露外延源极/漏极区的开口。在开口中非共形地沉积导电材料。导电材料以自下而上的方式填充开口。本发明的实施例还涉及用于半导体器件的接触插塞及其形成方法。

公开(公告)号：CN102487073B

公开(公告)日：2016-05-04

申请号：CN201110329739.3

申请日：2011-10-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林经祥 ,  许俊豪 ,  蔡邦彦

IPC: H01L29/06 ,  H01L21/336

CPC classification number: H01L29/66575 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02639 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7848 ,  H01L29/7849

Abstract: 公开了可以提高载体迁移率的各种源极/漏极应力源及其制造方法。示例性的源极/漏极应力源包括设置在第二材料的衬底上方的第一材料的种子层，第一材料与第二材料不同；设置在种子层上方的弛豫的外延层；以及设置在弛豫的外延层上方的外延层。