-
公开(公告)号：CN113129960A
公开(公告)日：2021-07-16
申请号：CN202011318640.9
申请日：2020-11-23
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/412 , G11C11/419
Abstract: 本文公开涉及一种集成电路，包括耦合到静态随机存取存储器(SRAM)的多个磁性隧道结(MTJ)单元。在一个方面，集成电路包括具有第一端口和第二端口的SRAM，以及耦合到SRAM的第一端口的一组传输晶体管。在一个方面，集成电路包括一组MTJ单元，其中一组MTJ单元中的每个耦合在选择线和一组传输晶体管中的对应一个之间。本申请的实施例还涉及存储器器件及其操作方法。
-
公开(公告)号：CN110580419A
公开(公告)日：2019-12-17
申请号：CN201910300224.7
申请日：2019-04-15
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例提供针对在极端操作条件下加速基于漏电流的物理不可仿制函数产生器的方法及装置。方法包含：PUF单元阵列，其包括多个位单元，其中多个位单元的各者包括至少两个反相器、至少一浮动电容器、至少两个动态节点，其中至少一浮动电容器耦合于第一动态节点处的第一反相器与第二动态节点处的第二反相器之间；PUF控制器，其耦合到PUF单元阵列，其中PUF控制器经配置以透过多个位单元中的相应第一反相器来对第一动态节点充电；及有限状态机，其耦合到PUF单元阵列，有限状态机经配置以透过多个位单元中的相应第二反相器来确定第二动态节点上的电压电平以确定至少一采样时间处的多个位单元的第一逻辑状态且产生PUF签名。
-
公开(公告)号：CN118918937A
公开(公告)日：2024-11-08
申请号：CN202410550358.5
申请日：2024-05-06
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种集成电路、记忆体电路以及用于操作记忆体电路的方法。集成电路包括一或多个功能电路以及可操作地耦接至一或多个功能电路的时脉产生电路。时脉产生电路用以：接收控制信号以在第一操作模式与第二操作模式之间切换一或多个功能电路；接收分别相应于第一操作模式与第二操作模式的第一时脉信号与第二时脉信号；以及基于第一时脉信号或第二时脉信号向一或多个功能电路输出时脉脉冲信号。时脉产生电路用以产生第一传导路径或第二传导路径以输出时脉脉冲信号。第一传导路径与第二传导路径中每一者包括预定门延迟数。本揭露的一些实施例用以提高记忆体装置的操作速度。
-
公开(公告)号：CN113051627B
公开(公告)日：2024-09-03
申请号：CN202110220242.1
申请日：2021-02-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例涉及一种PUF生成器，包括具有第一晶体管和第二晶体管的差值生成器电路，第一晶体管和第二晶体管具有第一预定VT。差值生成器电路被配置为提供第一输出信号，以基于第一晶体管和第二晶体管的相应接通时间而产生PUF签名。放大器包括具有第二预定VT的多个晶体管。放大器被配置为接收第一输出信号并输出PUF签名。本发明的实施例还涉及物理不可克隆函数生成器的电路和方法。
-
公开(公告)号：CN110660419B
公开(公告)日：2021-09-24
申请号：CN201910306009.8
申请日：2019-04-16
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C7/12 , G11C7/18 , G11C11/417
Abstract: 本发明的实施例提供了一种存储电路及其操作方法。一种存储电路，包括第一存储单元、第二存储单元、预充电电路和感测放大器。所述预充电电路连接至第一位线和第二位线。所述预充电电路被配置为响应于第一信号而将所述第一位线和所述第二位线充电至预充电电压电平。所述感测放大器通过所述第一位线连接至所述第一存储单元，并且通过所述第二位线连接至所述第二存储单元。所述感测放大器响应第二信号和第三信号。所述第二信号和所述第三信号与所述第一信号不同。
-
Patent Agency Ranking
公开(公告)号：CN113129964A
公开(公告)日：2021-07-16
申请号：CN202011624186.X
申请日：2020-12-31
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/419
Abstract: 一种存储器件，具有多个位单元，该多个位单元中的每个包括SRAM单元，该SRAM单元具有响应于在第一字线上接收的控制信号而选择性地可连接到第一位线的存储节点。每个位单元还包括MRAM单元，该MRAM单元响应于在第二字线上接收的控制信号而选择性地可连接到SRAM单元的存储节点。本发明的实施例还涉及操作存储器件的方法。
-
公开(公告)号：CN110660419A
公开(公告)日：2020-01-07
申请号：CN201910306009.8
申请日：2019-04-16
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C7/12 , G11C7/18 , G11C11/417
Abstract: 本发明的实施例提供了一种存储电路及其操作方法。一种存储电路，包括第一存储单元、第二存储单元、预充电电路和感测放大器。所述预充电电路连接至第一位线和第二位线。所述预充电电路被配置为响应于第一信号而将所述第一位线和所述第二位线充电至预充电电压电平。所述感测放大器通过所述第一位线连接至所述第一存储单元，并且通过所述第二位线连接至所述第二存储单元。所述感测放大器响应第二信号和第三信号。所述第二信号和所述第三信号与所述第一信号不同。
-
公开(公告)号：CN106560895B
公开(公告)日：2019-12-10
申请号：CN201610750177.2
申请日：2016-08-29
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413 , G06F17/50
Abstract: 存储器器件包括：用于控制存储器器件的读操作或写操作的跟踪控制电路。跟踪控制电路包括多个跟踪单元，其中，跟踪单元的时序特性仿真位单元在存储器器件的写操作或读操作期间的时序特性。存储器器件还包括：用于配置跟踪控制电路的跟踪单元的数量的至少两条参考字线；和配置为激活至少两条参考字线中的一条或多条的选择电路。本发明的实施例还提供了能够在多种低压下工作而不降低性能的SRAM器件及其方法。
-
公开(公告)号：CN113129964B
公开(公告)日：2025-01-03
申请号：CN202011624186.X
申请日：2020-12-31
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/419
Abstract: 一种存储器件，具有多个位单元，该多个位单元中的每个包括SRAM单元，该SRAM单元具有响应于在第一字线上接收的控制信号而选择性地可连接到第一位线的存储节点。每个位单元还包括MRAM单元，该MRAM单元响应于在第二字线上接收的控制信号而选择性地可连接到SRAM单元的存储节点。本发明的实施例还涉及操作存储器件的方法。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.029 seconds)
