公开(公告)号：CN1210774C

公开(公告)日：2005-07-13

申请号：CN02103501.6

申请日：2002-02-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 詹宜陆 ,  杨富量 ,  许义明

IPC: H01L21/335 ,  H01L21/322 ,  H01L21/82 ,  H01L23/60

Abstract: 一种汲极内具有缺陷区的静电放电保护结构，至少包括：一半导体基底；一闸极结构，位于该半导体基底表面；一源极和一汲极，位于该闸极结构两侧的该半导体基底内；以及一缺陷结构区，位于该汲极内。由于位于该汲极内的该缺陷结构区，能够产生大量漏电流，而能增进该静电放电保护结构的效果。

公开(公告)号：CN1624877A

公开(公告)日：2005-06-08

申请号：CN200410042998.8

申请日：2004-06-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李新辉 ,  黄健朝 ,  王昭雄 ,  杨富量 ,  胡正明

IPC: H01L21/304 ,  H01L21/78

CPC classification number: H01L21/78 ,  B28D5/00

Abstract: 一种切割晶片的方法，其中此晶片具有钻石结构的基础材料。晶片先经过一个研磨过程，而从晶片的背面将晶片的预设部分予以磨除。接着，经由至少一条线来切割晶片，其中此线系沿着从钻石结构的天然裂缝方向偏移一个预设偏移角的方向。

公开(公告)号：CN1542966A

公开(公告)日：2004-11-03

申请号：CN03156532.8

申请日：2003-09-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨育佳 ,  陈豪育 ,  黄健朝 ,  李文钦 ,  杨富量 ,  胡正明

IPC: H01L27/04 ,  H01L27/12 ,  H01L29/786 ,  H01L21/82 ,  H01L21/84

CPC classification number: H01L29/785 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/66795 ,  H01L29/7842 ,  H01L29/7843 ,  H01L29/7854

Abstract: 本发明主要提出两种不同型态的完全空乏晶体管，并且将完全空乏晶体管与部分空乏晶体管整合于单一芯片上。可透过调整闸极层的长度，以决定平面晶体管是完全空乏或是部分空乏。完全空乏晶体管的闸极层长度较部分空乏晶体管的闸极层长度为长。或是透过调整晶体管主动区的宽度，以决定晶体管是完全空乏或是部分空乏。完全空乏晶体管的主动区宽度较部分空乏晶体管的主动区宽度为窄。不断地减少主动区的宽度，可以形成一多重闸极晶体管，当该多重闸极晶体管的主动区宽度减少至小于空乏区宽度的两倍时，该多重闸极晶体管便是完全空乏。如此一来，在单一芯片上就可同时制备完全空乏晶体管与部分空乏晶体管。

公开(公告)号：CN1542930A

公开(公告)日：2004-11-03

申请号：CN200410037529.7

申请日：2004-04-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨育佳 ,  王屏薇 ,  陈豪育 ,  杨富量 ,  胡正明

IPC: H01L21/336 ,  H01L21/8234 ,  H01L29/78

CPC classification number: H01L29/785 ,  H01L21/26586 ,  H01L29/66803

Abstract: 本发明是具有鳍片结构的半导体元件及其制造方法。所述半导体结构，其包括复数个半导体鳍片在一绝缘层上，一栅极介电质在部分该些半导体鳍片上，以及一闸电极在该栅极介电质上。上述任一半导体鳍片均具有一上表面、一第一侧壁表面以及一第二侧壁表面；掺杂物离子以一与上述半导体鳍片上表面的法线成一第一角度(例如大于约7°)植入以掺杂该些半导体鳍片的第一侧壁表面及上表面，接着掺杂物离子再以一与上述半导体鳍片上表面的法线成一第二角度植入该些半导体鳍片的第二侧壁表面以及上表面。

公开(公告)号：CN1536629A

公开(公告)日：2004-10-13

申请号：CN200410033598.0

申请日：2004-04-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨富量 ,  杨育佳 ,  曾鸿辉 ,  胡正明

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/3205

CPC classification number: H01L29/785 ,  H01L21/76897 ,  H01L29/41791 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66795 ,  H01L2029/7858 ,  H01L2924/3011

Abstract: 一种先进半导体组件结构，先进晶体管包括超薄体晶体管和多闸极晶体管。其中先进晶体管的源/汲极区为一闸极堆栈所分隔。一接触间隙壁位于闸极堆栈的侧壁，一被动层覆盖先进晶体管，接触插塞位于被动层内，接触插塞与部分接触间隙壁及源/汲极区连接。制造自动对准接触插塞的方法包括先形成接触间隙壁，再形成被动层。接着，形成接触孔洞于被动层内，再于接触孔洞填满导体材料。

公开(公告)号：CN1534745A

公开(公告)日：2004-10-06

申请号：CN03153008.7

申请日：2003-08-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨育佳 ,  杨富量 ,  胡正明

IPC: H01L21/336 ,  H01L29/786

CPC classification number: H01L29/785 ,  H01L29/42384 ,  H01L29/4908 ,  H01L29/7854

Abstract: 本发明提供一种多栅极晶体管的结构及其制造方法，此结构包括一垂直半导体鳍状体、一栅极介电层、一栅极电极与一源极与一漏极。半导体鳍状体位于一基材上方，基材包括覆盖于一蚀刻终止层上方的一第一绝缘层，第一绝缘层在半导体鳍状体底部形成一底切，栅极介电层位于半导体鳍状体表面，栅极电极位于栅极介电层表面，而源极与漏极分别座落于栅极电极两侧，并位于半导体鳍状体中。

公开(公告)号：CN1525530A

公开(公告)日：2004-09-01

申请号：CN200410007241.5

申请日：2004-02-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨育佳 ,  杨富量 ,  胡正明

IPC: H01L21/00 ,  H01L21/28 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L29/785 ,  H01L29/41791 ,  H01L29/66795 ,  H01L2029/7858 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体鳍式元件的接触窗(Fin DeviceContact)及其制造方法，此半导体鳍式元件的接触窗位于半导体鳍的上表面、两侧壁表面及/或至少一端表面上，而与半导体鳍式元件的源极/漏极之间具有相当大的接触面积。

公开(公告)号：CN1450655A

公开(公告)日：2003-10-22

申请号：CN02106276.5

申请日：2002-04-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏哿暐 ,  何肇康 ,  杨富量 ,  詹宜陵

IPC: H01L29/78

Abstract: 本发明揭露一种SOI金氧半场效电晶体，其包含一半导体基板、一层埋层氧化矽层、一矽层，并包含复数个浅渠沟隔绝区域、一母体、一源极、一汲极、与一母体接触窗区域，其皆位于所述矽层中，其中所述母体接触窗区域位于所述源极的同一侧并且与所述通道区域分离。本发明的电晶体更包含一层闸极氧化矽层、一复晶矽闸极与一分支复晶矽层，所述分支复晶矽层系与所述复晶矽闸极呈T形连接，其延伸经过所述源极并超过所述母体接触窗区域。本发明的电晶体更包含一闸极接触窗，所述闸极接触窗系位于所述复晶矽闸极的延伸线上并连接至所述复晶矽闸极。

公开(公告)号：CN1437230A

公开(公告)日：2003-08-20

申请号：CN02103501.6

申请日：2002-02-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 詹宜陆 ,  杨富量 ,  许义明

IPC: H01L21/335 ,  H01L21/322 ,  H01L21/82 ,  H01L23/60

Abstract: 一种汲极内具有缺陷区的静电放电保护结构，至少包括：一半导体基底；一闸极结构，位于该半导体基底表面；一源/汲极，位于该闸极结构两侧的该半导体基底内；以及一缺陷结构区，位于该汲极内。由于位于该汲极内的该缺陷结构区，能够产生大量漏电流，而能增进该静电放电保护结构的效果。

公开(公告)号：CN100530598C

公开(公告)日：2009-08-19

申请号：CN200710103307.4

申请日：2007-05-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 梁春升 ,  陈宏铭 ,  黄健朝 ,  杨富量

IPC: H01L21/8238 ,  H01L21/336 ,  H01L21/28 ,  H01L27/092 ,  H01L29/78 ,  H01L29/417

CPC classification number: H01L21/823814 ,  H01L27/092 ,  H01L29/165 ,  H01L29/665 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848

Abstract: 本发明提供一种半导体结构的形成方法，包括：提供半导体基底，其具有PMOS区域以及NMOS区域；形成PMOS元件于该PMOS区域，包括：形成第一栅极叠层于半导体基底上；形成第一补偿间隙壁于第一栅极叠层侧壁；使用第一补偿间隙壁作为掩模，而形成应激源于该半导体基底中；及外延成长第一凸出源极/漏极延伸区域于该应激源上，且连接该第一补偿间隙壁；以及形成NMOS元件于NMOS区域，包括：形成第二栅极叠层于该半导体基底上；形成第二补偿间隙壁于第二栅极叠层侧壁；使用第二补偿间隙壁作为掩模，外延成长第二凸出源极/漏极延伸区域于半导体基底上；以及形成深源极/漏极区域，其连接第二凸出源极/漏极延伸区域。本发明可以改善MOS装置的性能。