公开(公告)号：CN106898608A

公开(公告)日：2017-06-27

申请号：CN201611024334.8

申请日：2016-11-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李东颖 ,  叶致锴 ,  徐振峰

IPC: H01L27/06 ,  H01L29/423 ,  H01L29/78

CPC classification number: H01L29/0673 ,  H01L21/30604 ,  H01L21/845 ,  H01L27/1211 ,  H01L29/42392 ,  H01L29/66439 ,  H01L27/06 ,  H01L29/4232 ,  H01L29/78

Abstract: 本公开提供半导体装置结构。半导体装置结构包括第一半导体层及第二半导体层，纵向地堆叠于半导体基底上。第一半导体层及第二半导体层包括不同的材料。半导体装置结构也包括栅极堆叠，覆盖第一半导体层的第一部分。半导体装置结构还包括间隔元件，位于栅极堆叠的侧壁上。间隔元件覆盖第二半导体层以及第一半导体层的第二部分。第二半导体层的厚度不同于第二部分的厚度。

公开(公告)号：CN106711043A

公开(公告)日：2017-05-24

申请号：CN201610939078.9

申请日：2016-10-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李东颖 ,  余绍铭

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/78

CPC classification number: H01L21/02603 ,  H01L21/283 ,  H01L29/0649 ,  H01L29/0673 ,  H01L29/1079 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/66795 ,  H01L29/775 ,  H01L29/785 ,  H01L29/66477 ,  H01L29/0603 ,  H01L29/0684 ,  H01L29/78

Abstract: 一种制造堆叠纳米线晶体管的方法，包含使用磊晶生长制程形成第一半导体堆叠，第一半导体堆叠包含与第二半导体层交替的第一半导体层，第一半导体层包含第一半导体材料且第二半导体层包含与第一半导体材料不同的第二半导体材料。图案化第一半导体堆叠以形成一组半导体堆叠特征。在半导体堆叠特征间形成隔离特征。移除半导体堆叠特征中至少一者，由此形成至少一沟槽。以及在沟槽中使用磊晶生长制程形成第二半导体堆叠，第二半导体堆叠具有与第一半导体堆叠不同的特征。

公开(公告)号：CN104241361B

公开(公告)日：2017-05-24

申请号：CN201310342337.6

申请日：2013-08-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李东颖 ,  黄玉莲 ,  陈忠贤 ,  刘继文

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/7849 ,  H01L21/823412 ,  H01L21/823431 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/845 ,  H01L27/12 ,  H01L27/1203 ,  H01L27/1211 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/267 ,  H01L29/517 ,  H01L29/66795

Abstract: 本发明提供一种半导体器件。该半导体器件包括衬底、在栅极区中设置在衬底上方的鳍结构。鳍结构包括作为鳍结构的下部的第一半导体材料层、作为鳍结构的中部的半导体氧化物层和作为鳍结构的上部的第二半导体材料层。半导体器件还包括在衬底上方设置在两个相邻鳍结构之间的介电部件。介电部件的顶面位于比半导体氧化物层高距离d的水平面内。半导体器件还包括设置在栅极区中的高k（HK）电介质/金属栅极（MG）叠层，包括覆盖在鳍结构的一部分上方。本发明还提供了利用应变技术的半导体器件。

公开(公告)号：CN104952924A

公开(公告)日：2015-09-30

申请号：CN201410254124.2

申请日：2014-06-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄玉莲 ,  李东颖

IPC: H01L29/78 ,  H01L27/088 ,  H01L29/08 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/66795 ,  H01L21/28518 ,  H01L21/30604 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/76843 ,  H01L21/76855 ,  H01L21/76897 ,  H01L21/823431 ,  H01L21/823475 ,  H01L21/823481 ,  H01L27/0886 ,  H01L29/456 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/785

Abstract: 本发明提供了一种集成电路结构，该集成电路结构包括半导体衬底；延伸到半导体衬底内的绝缘区，绝缘区包括第一顶面和低于第一顶面的第二顶面；位于绝缘区的第一顶面上方的半导体鳍；位于半导体鳍的顶面和侧壁上的栅叠层以及位于栅叠层的侧部的源极/漏极区。源极/漏极区包括第一部分，第一部分具有彼此基本平行的相对侧壁，第一部分低于绝缘区的第一顶面并且高于绝缘区的第二顶面；以及第二部分，位于第一部分上方，第二部分的宽度大于第一部分的宽度。本发明还提供了具有低源极/漏极接触电阻的FinFET。

公开(公告)号：CN102386230B

公开(公告)日：2013-10-16

申请号：CN201110053261.6

申请日：2011-03-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈振平 ,  林惠敏 ,  黄明杰 ,  李东颖

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L21/823431 ,  H01L21/823437 ,  H01L21/823481 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785

Abstract: 本发明是有关于一种半导体组件及形成多位鳍状场效晶体管组件的方法。所述半导体组件包括多个组件内绝缘区以及多个半导体鳍部，其中前述组件内绝缘区具有第一高度，前述组件内绝缘区是将前述半导体鳍部沿着水平方向各自分开设置。半导体鳍部的一部分是设于前述组件内绝缘区上。此半导体组件还包括第一组件间绝缘区以及第二组件间绝缘区，且前述半导体鳍部是设于第一组件间绝缘区以及第二组件间绝缘区之间。第一组件间绝缘区以及第二组件间绝缘区的第二高度大于第一高度。

公开(公告)号：CN102386230A

公开(公告)日：2012-03-21

申请号：CN201110053261.6

申请日：2011-03-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈振平 ,  林惠敏 ,  黄明杰 ,  李东颖

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L21/823431 ,  H01L21/823437 ,  H01L21/823481 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785

Abstract: 本发明是有关于一种半导体组件及形成多位鳍状场效晶体管组件的方法。所述半导体组件包括多个组件内绝缘区以及多个半导体鳍部，其中前述组件内绝缘区具有第一高度，前述组件内绝缘区是将前述半导体鳍部沿着水平方向各自分开设置。半导体鳍部的一部分是设于前述组件内绝缘区上。此半导体组件还包括第一组件间绝缘区以及第二组件间绝缘区，且前述半导体鳍部是设于第一组件间绝缘区以及第二组件间绝缘区之间。第一组件间绝缘区以及第二组件间绝缘区的第二高度大于第一高度。

公开(公告)号：CN111081767B

公开(公告)日：2025-03-28

申请号：CN201910851852.4

申请日：2019-09-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 袁锋 ,  何嘉政 ,  王梓仲 ,  李东颖 ,  蔡劲 ,  林铭祥

IPC: H10D64/27 ,  H10D30/62 ,  H10D30/60 ,  H10D62/17 ,  B82Y40/00

Abstract: 多个所述的实施例提供具有负电容的晶体管、及其制造方法。晶体管包含具有铁电层的栅极结构。铁电层是通过形成厚铁电膜、退火铁电膜以具有所需相态、以及薄化铁电膜至铁电层的所需厚度而形成。此制程确保在不管铁电层厚度的情况下，铁电层将具有铁电性质。

公开(公告)号：CN109728093B

公开(公告)日：2023-05-16

申请号：CN201810731334.4

申请日：2018-07-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 萧孟轩 ,  陈维宁 ,  李东颖

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  B82Y40/00 ,  B82Y10/00 ,  B82Y30/00

Abstract: 本发明实施例涉及一种半导体结构，其包括第一晶体管和第二晶体管。所述第一晶体管包括半导体衬底，其具有顶面和所述顶面处的掺杂有第一导电性掺杂剂的第一抗穿通区域。所述第一晶体管进一步包括位于所述半导体衬底的所述顶面上方第一距离处的第一沟道。所述第二晶体管包括所述半导体衬底的所述顶面处的掺杂有第二导电性掺杂剂的第二抗穿通区域。所述第二晶体管进一步包括位于所述半导体衬底的所述顶面上方第二距离处的第二沟道，所述第二距离大于所述第一距离。本发明实施例还涉及一种用于制造本文中所描述的半导体结构的方法。

公开(公告)号：CN115223929A

公开(公告)日：2022-10-21

申请号：CN202210431067.5

申请日：2022-04-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李东颖 ,  林伯俊

IPC: H01L21/768

Abstract: 本发明的实施例公开了一种半导体器件及其形成方法，该半导体器件包括衬底、衬底上方的介电层和介电层中的导电互连件。导电互连件包括阻挡/粘附层和位于阻挡/粘附层上方的导电层。阻挡/粘附层包括具有化学式MXn的材料，其中M是过渡金属元素，X是硫属元素，n在0.5和2之间。

公开(公告)号：CN114664927A

公开(公告)日：2022-06-24

申请号：CN202210374852.1

申请日：2018-08-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余绍铭 ,  李东颖 ,  云惟胜 ,  杨富祥

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336 ,  H01L27/088 ,  H01L21/8234

Abstract: 制造半导体器件的方法，包括：在半导体衬底上方形成具有第一组成的第一半导体层，以及在第一半导体层上方形成具有第二组成的第二半导体层。在第二半导体层上方形成具有第一组成的另一第一半导体层。在另一第一半导体层上方形成具有第三组成的第三半导体层。图案化第一半导体层、第二半导体层和第三半导体层以形成鳍结构。去除第三半导体层的部分，从而形成包括第二半导体层的纳米线，并且形成围绕纳米线导电材料。第一半导体层、第二半导体层和第三半导体层包括不同的材料。本发明实施例涉及制造半导体器件的方法和半导体器件。