-
公开(公告)号：CN100412557C
公开(公告)日：2008-08-20
申请号：CN200610000641.2
申请日：2006-01-10
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G01R31/2621 , G01R31/2642
Abstract: 本发明提供一种预估具高介电栅极介电层的金绝半场效晶体管寿命的方法。上述预估方法包括施加一偏压于一金属-绝缘-半导体场效晶体管元件的栅极上。维持一金属-绝缘-半导体场效晶体管元件的漏极电压等于或小于该偏压。由偏压导致金属-绝缘-半导体场效晶体管电性参数提前偏移所需的累积时间，量测元件的寿命。推导出该偏压与该元件的寿命之间的一函数关系。并将金属-绝缘-半导体场效晶体管的操作电压代入该函数关系，由此外插估算出金属-绝缘-半导体场效晶体管元件于操作电压的运作寿命。本发明提供了能精确地估算出具有高介电常数栅极介电层的金属-绝缘-半导体场效晶体管元件的运作寿命的方法。
-
公开(公告)号：CN1320660C
公开(公告)日：2007-06-06
申请号：CN200410032786.1
申请日：2004-04-21
Applicant: 台湾积体电路制造股份有限公司
Inventor： 季明华
IPC: H01L29/772 , H01L27/10 , H01L27/11
CPC classification number: H01L27/11 , G11C11/412 , H01L27/1104
Abstract: 本发明主要利用一对垂直场效电晶体建构出一数字输出跟随器(digital follower)，再利用数字输出跟随器建构成一数字储存组件，更进一步提出一种新SRAM存储单元的结构。因此，本发明提出的具有两个储存组件SRAM存储单元比现有SRAM存储单元更省面积。配合感应放大器使用参考电压Vcc/2，本发明的SRAM存储单元也可以储存两个位。另外配合感应放大器使用参考电压Vcc/2，本发明的SRAM存储单元也可以使用一个储存组件，一条位线。
-
公开(公告)号：CN1929139A
公开(公告)日：2007-03-14
申请号：CN200610125733.3
申请日：2006-08-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092
CPC classification number: H01L21/823807 , H01L21/823821 , H01L21/823878 , H01L21/8252 , H01L21/8258 , H01L21/84 , H01L27/0922 , H01L27/1203 , H01L27/1207 , H01L29/785
Abstract: 本发明提供一半导体装置，包括衬底，该衬底具有第一区域及第二区域，该第一区域具有利用一组利用密勒指数{i，j，k}来表示的第一晶向，该第二区域系具有利用一组密勒指数{l，m，n}来表示的第二晶向，其中l2+m2+n2＞i2+j2+k2。替代实施例还包括NMOS场效应晶体管形成于该第一区域上，以及第二PMOS场效应晶体管形成于该第二区域上。实施例还包括肖特基接触与该NMOS场效应晶体管与PMOS场效应晶体管至少其中之一共同形成。本发明的半导体装置可以在栅极的侧壁上形成间隙层，这对源极与漏极区域的掺杂有帮助，并避免源极和漏极区域与栅极之间发生短路现象。
-
公开(公告)号：CN1855542A
公开(公告)日：2006-11-01
申请号：CN200610066934.0
申请日：2006-03-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L21/822 , H01L27/04
Abstract: 本发明是有关于一种类平面及类鳍式场效电晶体的电晶体元件，本发明揭露了于块状硅材上的类平面互补金氧半导体及鳍式场效电晶体的电晶体元件。第一电晶体具有掺杂且凹陷的通道区，此通道区是形成于浅沟隔离区的侧壁上。第二电晶体则具有掺杂且凹陷的通道区，且其具有复数个边鳍并列于元件的主动区的边界上。第三电晶体具有未掺杂且凹陷的通道区于浅沟隔离区的侧壁上，其中通道区具有复数个边鳍于其上。此外，上述的每一元件均可附加额外的罩幕，以让传统电晶体及本发明的类鳍式场效电晶体的电晶体元件共同制造于块状硅材上。另外，数个用以制造以上各个元件的方法亦将在本发明中揭露。
-
公开(公告)号：CN1832200A
公开(公告)日：2006-09-13
申请号：CN200510114470.1
申请日：2005-10-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/788 , H01L27/105 , H01L27/115
CPC classification number: H01L21/28273 , H01L29/66825 , H01L29/7391 , H01L29/8616
Abstract: 本发明提供一种半导体装置与浮动栅极存储器，该半导体装置与浮动栅极存储器包括一栅极结构，其包括：位于一基底上的一穿隧氧化层；位于穿隧氧化层上的一浮动栅极；位于浮动栅极上的一介电层；以及位于介电层上的一控制栅极。半导体装置更包括：沿着栅极结构相对边缘的间隙壁；一第一杂质区，其具有第一型掺杂物并从栅极结构的一第一边缘侧向分隔；以及一第二杂质区，其具有与第一型相反的一第二型掺杂物，且其大体位于一间隙壁下方并大体对准于该栅极结构的一第二边缘。本发明所述的半导体装置与浮动栅极存储器可快速编程，并且可达成多种电位的编程以表示出多种的储存状态。
-
Patent Agency Ranking
公开(公告)号：CN1811478A
公开(公告)日：2006-08-02
申请号：CN200610000641.2
申请日：2006-01-10
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G01R31/2621 , G01R31/2642
Abstract: 本发明提供一种预估具高介电栅极介电层的金绝半场效晶体管寿命的方法。上述预估方法包括施加一偏压于一金属－绝缘－半导体场效晶体管元件的栅极上。维持一金属－绝缘－半导体场效晶体管元件的漏极电压等于或小于该偏压。由偏压导致金属－绝缘－半导体场效晶体管电性参数提前偏移所需的累积时间，量测元件的寿命。推导出该偏压与该元件的寿命之间的一函数关系。并将金属－绝缘－半导体场效晶体管的操作电压代入该函数关系，由此外插估算出金属－绝缘－半导体场效晶体管元件于操作电压的运作寿命。本发明提供了能精确地估算出具有高介电常数栅极介电层的金属－绝缘－半导体场效晶体管元件的运作寿命的方法。
-
公开(公告)号：CN1263111C
公开(公告)日：2006-07-05
申请号：CN02147129.0
申请日：2002-10-22
Applicant: 台湾积体电路制造股份有限公司
Inventor： 季明华
IPC: H01L21/70
Abstract: 本发明公开了一种利用不同介电常数的插塞构成的电容器和晶体管及其制造方法，其中低介电常数的插塞是作为元件隔离用，高介电常数的插塞是做为耦合用，例如电容器介电层或栅极绝缘层；本发明还提供了一种利用热膨胀系数不向于基底的插塞构成的双轴应变的晶体管和单轴应变的晶体管及其制造方法，若插塞的热膨胀系数比基底大，则于主动区可形成双轴拉伸应变通道的晶体管；若插塞的热膨胀系数比基底小，则于主动区可形成双轴压缩应变通道的晶体管；若于主动区的一相对边形成热膨胀系数较大的绝缘插塞，另一相对边形成势膨胀系数较小的绝缘插塞，则于主动区可形成单轴应变的晶体管。
-
公开(公告)号：CN1441478A
公开(公告)日：2003-09-10
申请号：CN02105193.3
申请日：2002-02-26
Applicant: 台湾积体电路制造股份有限公司
Inventor： 季明华
Abstract: 本发明提供一种垂直型半导体可变电阻装置，包括一基底、一绝缘层、一第一及第二掺杂区。其中，基底具有一沟槽。绝缘层则填满基底的沟槽。第一及第二掺杂区分别位于该沟槽的两侧。第一掺杂区具有一控制电位，第二掺杂区与基底间的一电阻受控制电位的影响而产生变化。另外，本发明亦提供一利用此垂直型半导体可变电阻装置而设计的参考电压产生器，可具有较佳的电压稳定度。
-
公开(公告)号：CN1103496C
公开(公告)日：2003-03-19
申请号：CN98121451.7
申请日：1998-10-30
Applicant: 台湾积体电路制造股份有限公司
Inventor： 季明华
IPC: H01L21/70 , H01L21/3105 , H01L21/3213 , H01L21/768
Abstract: 一种在集成电路中形成相邻于一信号线的一屏蔽线的制造方法，该方法包括：在该信号线的上方形成一氧化硅层；回蚀该氧化硅层，以在该信号线的侧壁上形成一间隙壁；在该信号线和该氧化硅层的上方沉积一层金属层；去除顶端部分的该金属层，使得剩余的该金属层的上表面低于该信号线的上表面，剩余的该金属层形成一屏蔽线，以及去除该间隙壁。
-
公开(公告)号：CN1783514A
公开(公告)日：2006-06-07
申请号：CN200510115438.5
申请日：2005-11-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/7391 , H01L29/868
Abstract: 本发明提供一种半导体装置及形成半导体装置的方法，特别涉及一种栅控PIN二极管其形成其的方法。栅控PIN二极管包括一半导体基底；一栅极介电层，形成在半导体基底之上；一栅极，形成在栅极介电层之上；一源栅极间隔及一漏栅极间隔，沿着栅极介电层与栅极的各自侧边而配置；一源极，与一第一型的掺杂物掺杂，实质上在源栅极间隔的下方，且与栅极的一第一侧边之间具有一水平距离；一漏极，与一第二型的掺杂物掺杂，实质上延伸至漏栅极间隔的下方，且实质上与栅极的一第二侧边垂直对齐，其中，第一型与第二型相反；一源极硅化物，相邻于源极；以及一漏极硅化物，相邻于漏极。本发明偏移区的形成更为精确，使得累增崩溃机制控制的更好。
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.032 seconds)
