-
公开(公告)号：CN116994634A
公开(公告)日：2023-11-03
申请号：CN202311246741.3
申请日：2023-09-26
Applicant: 南京邮电大学
Abstract: 本发明提出一种忆阻器阵列故障测试电路，属于忆阻器测试技术领域。该测试电路包括写电路，读电路，1T1R存储单元，传输电路，四个完全相同的DFT电路；并且，写电路和读电路分别与1T1R存储单元连接，1T1R存储单元与传输电路连接，传输电路以同样的方式与四个相同的DFT电路连接。本发明提出的忆阻器阵列故障测试电路，根据不同的忆阻器模型设定参考电流来检测故障，所提出的忆阻器阵列故障测试电路是基于数模混合环境实现的，其优势在于能检测出忆阻器阵列特有的故障，并且所需的测试序列更加简单；本发明提出的忆阻器阵列故障测试电路能同时和四种参考电流对比，检测时间更短，效率更高。
-
公开(公告)号：CN109560195B
公开(公告)日：2022-08-30
申请号：CN201811365078.8
申请日：2018-11-15
Applicant: 南京邮电大学
IPC: H01L45/00
Abstract: 本发明揭示了一种基于硅基半导体器件均匀MXene薄膜的制备方法及其在忆阻器的应用，首先将二维MXene粉末和二甲基亚砜溶液超声混合均匀得到混合分散液，然后再利用甩胶的方法在具有疏水性的硅片生长了一层均匀致密的MXene薄膜，极大地扩展了MXene这种二维材料在硅基半导体器件上的应用前景。最后成功用这种方法制备出了以MXene为介变层的忆阻器单一器件，推动了忆阻器新型二维材料的介变层的研究进展。本发明制备出的均匀MXene薄膜，具有良好的稳定性、较高的导电性、稳定性、机械性能，所述方法简单、成本低廉、适合大规模应用。
-
公开(公告)号：CN112436088A
公开(公告)日：2021-03-02
申请号：CN202110107576.8
申请日：2021-01-27
Applicant: 南京邮电大学
IPC: H01L45/00
Abstract: 本发明提供了一种基于忆阻器的微型可持续芯片散热结构及制备方法，所述散热结构包括从上至下依次贴合设置的底电极、翻转基板、势垒层和衬底层，所述衬底层设有导线散热通道，还包括与导线散热通道垂直设置的冷却液管道；本发明还提供了相应的散热结构制备方法；本发明提供的散热结构的导热性和稳定性较好，附着于其上的忆阻器阻态更稳定，可用于忆阻器网络的散热，具有广阔的应用前景；此外，本发明的提供的忆阻器件的制备方法简便、高效，成本低，可广泛用于工业生产。
-
公开(公告)号：CN111129299A
公开(公告)日：2020-05-08
申请号：CN202010019961.2
申请日：2020-01-08
Applicant: 南京邮电大学
IPC: H01L45/00
Abstract: 本发明揭示了一种基于二维材料的铁电忆阻器件及其制备方法，该铁电忆阻器件设置在衬底上，该铁电忆阻器件包括从上至下依次排列的顶电极、阻变层和底电极，所述阻变层包括介质层和敷设在该铁电材料介质层上方的MXene材料膜，所述顶电极通过掩膜板的开孔溅射在所述MXene材料膜的顶部，所述底电极包括顶部和底部，顶电极的顶部与所述介质层相触接，顶电极的底部与所述衬底相触接。该铁电忆阻器件的导电性和稳定性佳，阻态更稳定，可用于多值存储，具有广阔的应用前景；此外，本发明的制备方法简便、高效，成本低，适合在产业上推广使用。
-
公开(公告)号：CN110444660A
公开(公告)日：2019-11-12
申请号：CN201910746756.3
申请日：2019-08-13
Applicant: 南京邮电大学
IPC: H01L45/00
Abstract: 本发明揭示了一种具有类脑特性的忆阻器件及其制备方法，该忆阻器件设置于衬底上，该忆阻器件包括保护层、上导电电极、中间功能层、下导电电极，保护层与所述上导电电极的形状、尺寸一一匹配，所述中间功能层、下导电电极与所述衬底的形状、尺寸一一匹配；所述中间功能层为二元氧化物，所述保护层为惰性材料，所述上导电电极通过掩膜板的开孔溅射在所述中间功能层的顶部，所述下导电电极的顶部、底部分别与所述中间功能层、衬底相触接。该忆阻器件的导电性和稳定性佳，具有类似人脑选择性记忆的特性，具有广阔的应用前景。本发明忆阻器件的制备方法简便、高效，成本低，适合在产业上推广使用。
-
Patent Agency Ranking
公开(公告)号：CN116488636A
公开(公告)日：2023-07-25
申请号：CN202310456995.1
申请日：2023-04-25
Applicant: 南京邮电大学
IPC: H03K19/173 , H03K19/094
Abstract: 本发明公开一种基于忆阻器设计的通用型逻辑电路，属于涉及脉冲技术的基本电子电路技术领域。该通用性逻辑电路包括：第一忆阻器、第二忆阻器、第三忆阻器、第四忆阻器、第一电阻、第二电阻、第一NMOS管、第二NMOS管。在输入逻辑电平信号后，本发明的逻辑电路可以工作于四种多逻辑输出模式，每一种逻辑输出模式下都可以同时输出四种不同逻辑运算结果，在实现多输出逻辑计算的同时，减少了晶体管的数量，降低了功耗和延迟，提高了逻辑电路的集成度，为应用忆阻器在实现数字逻辑运算方面提供了一种新的思路。
-
公开(公告)号：CN111985668A
公开(公告)日：2020-11-24
申请号：CN201910427629.7
申请日：2019-05-22
Applicant: 南京邮电大学
Abstract: 本发明提出了一种基于灰色预测算法与多元回归分析模型的股市估值方法，包括以下步骤：S1、作数据一阶累加，形成数据序列，获得相应的灰微分方程；S2：求解灰微分方程的参数；S3：建立生成数据序列模型求解微分方程，得到预测模型；S4：建立原始数据序列模型，即由累减生成原始数据序列的模拟序列值；S5：求解估值指标。本发明将灰色预测算法和多元回归模型相结合，在绝对估值领域，改进后地算法能弥补DCF股权自由现金流模型的不足，更加准确快速地解决股市估值问题。
-
公开(公告)号：CN110176537A
公开(公告)日：2019-08-27
申请号：CN201910352508.0
申请日：2019-04-28
Applicant: 南京邮电大学
IPC: H01L45/00
Abstract: 本发明揭示了一种基于二维材料MXene的忆阻器阵列的制备方法，该方法包括以下步骤：S1：对硅片先进行清洗再用烘干机进行烘干，在烘干之后的硅片上覆盖第一掩膜版，通过PVD物理气相沉积淀积一层TiN作为底电极；S2：取下第一掩膜版，通过对准标记覆盖第二掩膜版氧化生长一层SiO2阻变层；S3：制备MXene粉末与二甲基亚砜的混合溶液，在SiO2层上覆盖一层MXene二维材料层；S4：取下第二掩膜版，通过对准标记覆盖第三掩膜版淀积一层Cu以及TiN分别作为顶电极及顶电极保护层。忆阻器阵列结构与突触间的互联互通具有极大地相似性，此忆阻器阵列制备方法的提出对实现稳定性好、功耗低、集成度高的类脑系统具有重大的指导意义。
-
公开(公告)号：CN119173059A
公开(公告)日：2024-12-20
申请号：CN202411226468.2
申请日：2024-09-03
Applicant: 南京邮电大学
Abstract: 本发明公开了一种钙钛矿光伏组件及其封装装置，涉及光伏组件技术领域，其上POE胶膜的四周延伸部分向下折叠后能够一体的粘压包覆在所述背板、底部POE胶膜、电池芯片的四周边缘，可以有效的提高光伏组件电池的封装性能，保证边缘的密封能力，上POE胶膜的一体结构可以保证密封性能，保证层压边缘处的防渗水以及防裂隙能力，提高热压压合封装效果；封装装置，在封装时，上POE胶膜边折压机构能够实现对电池片的封装热压压合的同时，还能够实现对上POE胶膜的粘压包覆，使得上POE胶膜的四周延伸部分向下折叠后以热压的方式一体的粘压包覆在所述背板、底部POE胶膜、电池芯片的四周边缘，提高整体的封装能力与封装性能。
-
公开(公告)号：CN112885762A
公开(公告)日：2021-06-01
申请号：CN202110137602.1
申请日：2021-02-01
Applicant: 南京邮电大学
IPC: H01L21/68
Abstract: 本发明公开了一种具有翻转芯片功能的类脑计算芯片接合装置，包括行车架、连接臂、伸缩驱动臂、吸附翻转组件以及定位组件，其中，所述行车架的行车端与连接臂固定相连，所述连接臂的另一端固定有伸缩驱动臂，所述伸缩驱动臂的伸缩端设置有吸附翻转组件，所述吸附翻转组件能够将类脑计算芯片吸附后放置在定位组件上，所述定位组件用于对类脑计算芯片进行调整定位，以便再由吸附翻转组件将定位后的类脑计算芯片吸附至芯片接合台上进行接合。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.024 seconds)
