公开(公告)号：CN114512406A

公开(公告)日：2022-05-17

申请号：CN202210411907.1

申请日：2022-04-19

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 赵东艳 ,  王于波 ,  陈燕宁 ,  田俊 ,  付振 ,  张泉 ,  肖超 ,  尹强

IPC: H01L21/336 ,  H01L29/06

Abstract: 本发明实施例提供一种超结器件的制造方法，属于芯片技术领域。所述超结器件的制造方法包括：在半导体衬底上，采用多次外延生长技术，分层制作第一导电类外延层；以及在每层第一导电类外延层上，制作并填充第二导电类型区，形成第一导电类型区与所述第二导电类型区交替排列的结构。把多次外延和深沟槽单次外延填充两种工艺相结合制作超结器件，在器件结构上对比多次外延工艺能够获得浓度分布均匀的P柱，对比深沟槽单次外延填充工艺能够获得较好的沟槽深度均一性及避免了P柱空洞；在器件性能上对比两种工艺能够获得更符合设计要求的击穿电压同时又能保证击穿电压有良好的均一性。

公开(公告)号：CN119653782A

公开(公告)日：2025-03-18

申请号：CN202411678886.5

申请日：2024-11-22

Applicant: 北京智芯微电子科技有限公司 ,  中国科学院半导体研究所

Inventor： 付振 ,  申占伟 ,  缪宇扬 ,  黄煜 ,  唐轩 ,  岳世忠 ,  陈燕宁 ,  张泉 ,  肖超 ,  张文敏 ,  尹强 ,  杨毓龙 ,  田俊 ,  王悦 ,  黄凯 ,  王勇 ,  牛光辉

IPC: H10D1/66 ,  H10D12/00 ,  H10D12/01 ,  H10D30/01 ,  H10D30/60 ,  H10D64/27 ,  H10D64/68 ,  H10D62/10 ,  H10D62/83

Abstract: 本发明提供一种抗击穿碳化硅基MOS器件及其制备方法，器件包括：碳化硅外延基片；叠栅结构，包括堆叠的第一栅极氧化物层和第二栅极氧化物层，碳化硅外延基片的第一表面上堆叠有至少两个叠栅结构，第一栅极氧化物层靠近第一表面，第二栅极氧化物层远离第一表面，第一栅极氧化物1的介电常数小于第二栅极氧化物层的介电常数；其中，至少两个叠栅结构被配置为在正负栅压偏置保护栅极氧化物电场，且降低栅极FN遂穿漏电流。

公开(公告)号：CN118588746A

公开(公告)日：2024-09-03

申请号：CN202410750007.9

申请日：2024-06-12

Applicant: 北京智芯微电子科技有限公司

Inventor： 张文敏 ,  付振 ,  张泉 ,  肖超 ,  尹强 ,  田俊 ,  杨毓龙 ,  王悦

IPC: H01L29/66 ,  H01L29/06 ,  H01L29/78

Abstract: 本公开涉及半导体集成电路制造技术领域，具体涉及半导体结构的制造方法、半导体结构、芯片和电子设备，所述方法包括在第一导电类型的掺杂衬底上形成第一导电类型的掺杂外延层；在掺杂外延层中的沟槽外围形成第二导电类型的第一掺杂区，第二导电类型与第一导电类型相反；在沟槽中形成第二导电类型的第二掺杂区，第二掺杂区的掺杂浓度高于第一掺杂区的掺杂浓度；在第一掺杂区和第二掺杂区上方形成第二导电类型的体区；在体区中形成接触区，体区除第一和第二掺杂区正上方以外部分的掺杂浓度低于第二掺杂区的掺杂浓度，高于第一掺杂区的掺杂浓度。本公开解决了半导体结构中寄生二极管反向恢复过硬，反向峰值电流过大，导致器件可靠性大大降低的问题。

公开(公告)号：CN118399776A

公开(公告)日：2024-07-26

申请号：CN202410477518.8

申请日：2024-04-19

Applicant: 北京智芯微电子科技有限公司 ,  国网重庆市电力公司营销服务中心 ,  国家电网有限公司

Inventor： 付振 ,  陈燕宁 ,  张泉 ,  王勇 ,  牛光辉 ,  要文波 ,  尹强 ,  肖超 ,  田俊 ,  杨毓龙 ,  黄凯 ,  刘凯志 ,  周宏宇

IPC: H02M7/217 ,  H02M1/42 ,  H02M3/335 ,  H02M7/5387 ,  G01R31/26

Abstract: 本发明提供一种通信电源、MOS器件测评方法及系统，属于电源技术领域。通信电源包括前级电路、移相全桥电路、模式切换电路、变压器、输出电路和控制模块，前级电路与移相全桥电路连接，移相全桥电路与模式切换电路连接，模式切换电路与变压器连接，变压器与输出电路连接，模式切换电路与控制模块连接；前级电路将输入的交流电源转换为直流电源，并将直流电源输入至移相全桥电路；移相全桥电路获取PWM信号，并通过PWM信号控制移相全桥电路中MOS管的通断状态；控制模块控制模式切换电路的通断状态，以使通信电源处于不同的运行工况，避免了拆卸MOS器件。

公开(公告)号：CN118248739A

公开(公告)日：2024-06-25

申请号：CN202410669075.2

申请日：2024-05-28

Applicant: 北京智芯微电子科技有限公司 ,  国网重庆市电力公司营销服务中心 ,  国家电网有限公司

Inventor： 肖超 ,  陈燕宁 ,  付振 ,  张泉 ,  田俊 ,  张文敏 ,  要文波 ,  刘型志

IPC: H01L29/78 ,  H01L29/40 ,  H01L21/336

Abstract: 本发明涉及半导体领域，提供一种横向半导体器件及制造方法。横向半导体器件包括半导体衬底、阱区、漂移区、源区、漏区、栅极，以及位于漂移区一侧的浮空场板结构；浮空场板结构包括形成于半导体衬底上的级联的多晶硅场板，级联的多晶硅场板中相邻两级的多晶硅场板之间通过层间介质层相连，第一级多晶硅场板与栅极相连，最后一级多晶硅场板与漏极相连。本发明在漂移区侧向增加级联的多晶硅场板结构，通过级联的多晶硅场板将栅极与漏极连接起来，从而调制漂移区表面及内部的电场，使漂移区的电场峰值得到有效降低，击穿电压得到提高，同时衬底辅助耗尽效应得以减弱，漂移区离子掺杂工艺窗口得以扩展，降低了横向半导体器件的制造难度。

公开(公告)号：CN117476468B

公开(公告)日：2024-03-22

申请号：CN202311799050.6

申请日：2023-12-26

Applicant: 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司

Inventor： 田俊 ,  付振 ,  张泉 ,  肖超 ,  尹强 ,  张文敏 ,  王悦

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/78

Abstract: 本公开涉及功率半导体器件技术领域，具体涉及一种超结结构及其制造方法、超结半导体器件和半导体结构。所述超结结构的制造方法，包括以下步骤：在衬底上依次形成第一外延层和第二外延层；形成多个沟槽，沟槽至少包括位于第二外延层中的第一部分，从而形成多个第二外延柱；在多个沟槽中填充第一外延层材料以形成多个第一外延柱，从而得到第一外延柱和第二外延柱交替排列的超结结构。本公开通过在一个超结结构内实现高度一致的第二外延柱，提高了每个超结结构的耐压能力，使得所述超结结构可以承受更高的电压，保持更低的导通电阻和更高的效率，在电力转换或传输过程中能更好地保持稳定性。

公开(公告)号：CN116646251B

公开(公告)日：2023-09-19

申请号：CN202310928110.3

申请日：2023-07-27

Applicant: 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司

Inventor： 田俊 ,  付振 ,  张泉 ,  肖超 ,  尹强 ,  张文敏

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/423 ,  H01L29/06 ,  H01L29/78

Abstract: 本发明提供一种超级结器件的制造方法、超级结器件、芯片和电路，涉及半导体领域，制造方法包括：提供具有外延层的衬底；依次在外延层上形成栅氧化层、占位层和硬掩膜层；占位层的厚度与待形成的多晶硅栅结构的厚度相同；在硬掩膜层上形成刻蚀窗口；利用硬掩膜层，在栅氧化层和占位层形成刻蚀窗口，在外延层形成超级结填充区；利用硬掩膜层，通过自对准工艺在超级结填充区顶部掺杂形成具有第二导电类型的体区；在占位层和栅氧化层的刻蚀窗口内形成停止层；利用停止层和占位层，通过自对准工艺在外延层表面形成多晶硅栅结构和栅氧结构。通过本发明提供的方法，能够降低工艺成本，保证超级结填充区左右两侧的沟道长度一致。

公开(公告)号：CN115241183B

公开(公告)日：2023-01-24

申请号：CN202211122807.3

申请日：2022-09-15

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 赵东艳 ,  肖超 ,  陈燕宁 ,  邵瑾 ,  董广智 ,  付振 ,  刘芳 ,  张泉 ,  尹强 ,  田俊

IPC: H01L27/06 ,  H01L27/02 ,  H01L29/06 ,  H01L29/739 ,  H01L29/78 ,  H01L21/336 ,  H01L21/331 ,  H01L23/64

Abstract: 本申请涉及半导体领域，提供一种电压钳位的超结器件及制造方法。所述超结器件包括有源区和终端区，所述有源区包括源极、栅极和体区，所述终端区包括截止环区，所述终端区集成有平板电容结构和电阻结构，所述平板电容结构与所述电阻结构串联连接构成RC吸收电路；所述RC吸收电路与源极和截止环区相连，用于对超结器件的漏源电压进行电压钳位。本申请在超结器件的终端区集成RC吸收电路，将器件漏源电压钳位在安全电压值范围内，可以减缓器件电压电流振铃，防止器件因过压击穿而损坏；充分利用超结器件终端区芯片面积，不需要额外占用超结器件有源区面积，不会引起超结器件其它参数的退化，提高系统的集成度和可靠性。

公开(公告)号：CN115064446B

公开(公告)日：2022-12-16

申请号：CN202210990168.6

申请日：2022-08-18

Applicant: 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司 ,  国家电网有限公司

Inventor： 赵东艳 ,  肖超 ,  陈燕宁 ,  邵瑾 ,  付振 ,  刘芳 ,  田俊 ,  张泉 ,  尹强

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/78

Abstract: 本公开涉及功率半导体领域，具体公开了一种超结半导体器件及其制备方法，该制备方法包括：通过深沟槽刻蚀工艺在晶圆的第一预定区域刻蚀得到至少一个Ai深沟槽，在所述Ai深沟槽中填充掺杂浓度为NAi的第一外延层形成第i层第一导电类型的外延柱；通过深沟槽刻蚀工艺在晶圆的第二预定区域刻蚀得到至少一个Di深沟槽，在所述Di深沟槽中填充掺杂浓度为NDi的第二外延层形成第i层第二导电类型的外延柱；循环上述步骤在晶圆中制作超结结构。该技术方案可以解决传统深沟槽单次外延填充产生的空洞问题；主要用于制备超结半导体器件。

公开(公告)号：CN115078954A

公开(公告)日：2022-09-20

申请号：CN202210994071.2

申请日：2022-08-18

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 王于波 ,  付振 ,  张泉 ,  王勇 ,  尹强 ,  肖超 ,  田俊 ,  杨毓龙 ,  黄凯 ,  周宏宇

IPC: G01R31/27 ,  G01R31/26

Abstract: 本发明涉及电路部件的测评领域，公开了一种用于对电路中的组成部件进行测评的方法和装置及电路，该方法包括：针对电路中的任一组成部件，根据以下内容进行测评且进行测评之前六个支路处于正向不导通的状态：控制被测评的组成部件所在的支路和被测评的组成部件的对侧支路正向导通且持续第一预设时间；控制被测评的组成部件所在的支路正向不导通但被测评的组成部件的对侧支路正向导通且持续第二预设时间，以使得两者进行放电；获取被测评的组成部件的测评参数；以及根据所获取的测评参数和预设测评参数，判断被测评的组成部件的状态，以对被测评的组成部件进行测评。藉此，实现了无需将组成部件拆卸下来即可对组成部件进行测评。