-
公开(公告)号：CN114709255A
公开(公告)日：2022-07-05
申请号：CN202210349844.1
申请日：2022-04-02
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开一种基于异质结的高功率密度隧穿半导体器件及其制造工艺，器件元胞结构包括：N+衬底，其下设有漏极金属，其上设有N‑漂移区；在N‑漂移区内对称设有一对沟槽，槽底设有P+区，在槽内设有石墨烯源区，石墨烯源区上设有源极金属，N‑漂移区上设有与石墨烯源区部分交叠的栅介质层，栅介质层上设有多晶硅栅，多晶硅栅上设有钝化层，石墨烯源区与N‑漂移区形成异质结。本发明器件结构对注入工艺要求低，元胞尺寸小，单位面积元胞数量多，大幅提升了器件的功率密度，有效降低器件的比导通电阻、亚阈值摆幅，简化了制造工艺，降低了器件成本。器件反偏耐压时，P+区使电场峰值从异质结边界处转移到PN结边界处，提高了器件雪崩能力，增大了击穿电压。
-
公开(公告)号：CN114709255B
公开(公告)日：2024-09-10
申请号：CN202210349844.1
申请日：2022-04-02
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开一种基于异质结的高功率密度隧穿半导体器件及其制造工艺，器件元胞结构包括：N+衬底，其下设有漏极金属，其上设有N‑漂移区；在N‑漂移区内对称设有一对沟槽，槽底设有P+区，在槽内设有石墨烯源区，石墨烯源区上设有源极金属，N‑漂移区上设有与石墨烯源区部分交叠的栅介质层，栅介质层上设有多晶硅栅，多晶硅栅上设有钝化层，石墨烯源区与N‑漂移区形成异质结。本发明器件结构对注入工艺要求低，元胞尺寸小，单位面积元胞数量多，大幅提升了器件的功率密度，有效降低器件的比导通电阻、亚阈值摆幅，简化了制造工艺，降低了器件成本。器件反偏耐压时，P+区使电场峰值从异质结边界处转移到PN结边界处，提高了器件雪崩能力，增大了击穿电压。
-
公开(公告)号：CN113990965A
公开(公告)日：2022-01-28
申请号：CN202111230806.6
申请日：2021-10-22
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H01L31/0224 , H01L31/108 , H01L31/18
Abstract: 本发明是一种混合石墨烯电极的半导体器件及其制造方法，该器件的元胞结构包括：N型衬底，N型缓冲层，N型外延层，表面设有与N型外延层形成肖特基接触的石墨烯电极和金属电极，衬底下面设有与N型衬底形成欧姆接触的金属背电极。本发明的优点在于石墨烯具有极高的透光率和可调控的功函数，其与功函数较高的金属在N型外延层表面组成混合电极，可使器件的暗电流降低，噪音降低，灵敏度提高，检测弱信号能力增强，波长探测范围增大，性能稳定性提高。还可以降低器件正向导通状态时的开启电压，以及降低阻断状态下的泄漏电流，提高击穿电压。本发明器件可应用于光电领域和功率领域。
-
公开(公告)号：CN115360231A
公开(公告)日：2022-11-18
申请号：CN202211039857.5
申请日：2022-08-29
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H01L29/06 , H01L29/08 , H01L29/739 , H01L21/331
Abstract: 一种低回滞电压的逆导型绝缘栅双极型晶体管及其制备工艺，晶体管包括：位于器件底部的集电极，在集电极之上设有集电区，集电区包括交替排布的P+集电区和N+短路区，在集电区上方设有N型场截止层，场截止层之上设有N‑型漂移区，在漂移区上表面设有按一维阵列排布的沟槽，沟槽内设有栅氧化层和多晶硅栅极，栅氧化层位于多晶硅栅极与沟槽内壁之间，在漂移区上方设有P型体区，P型体区位于相邻两个沟槽之间，且与沟槽侧壁接触；在P型体区之上设有N+发射区和P+型接触区，接触区上连接有发射极，发射极两侧设有绝缘介质层，其特征在于，在场截止层与集电区之间设有N‑高阻区。制备工艺特征在于，场截止层由背面氢注形成，背面结构均采用激光退火工艺。
-
公开(公告)号：CN108231898B
公开(公告)日：2021-07-13
申请号：CN201711343954.2
申请日：2017-12-14
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 一种低导通电阻的碳化硅功率半导体器件，所述低导通电阻的碳化硅功率半导体器件为轴对称结构，包括：N型衬底，在N型衬底的上设有N型漂移区，在N型漂移区中对称设置一对P型基区，在P型基区中设有P+型体接触区和N+型源区，在N型漂移区的表面设有栅氧层，在栅氧层的表面设有多晶硅栅。其特征在于：在P型基区体内设有由N‑型区构成的阵列，上表面与栅氧层相分离，所述N‑型区在器件栅宽方向上N‑型区与P型基区间隔分布，且N‑型区到栅氧层的距离、厚度和掺杂浓度使得N‑型区在自然状态下恰好完全夹断。这种结构的优点在于维持器件击穿电压的同时，有效降低器件导通电阻，提升器件开态电流能力，降低开态能量损耗。
-
Patent Agency Ranking
公开(公告)号：CN108231898A
公开(公告)日：2018-06-29
申请号：CN201711343954.2
申请日：2017-12-14
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 一种低导通电阻的碳化硅功率半导体器件，所述低导通电阻的碳化硅功率半导体器件为轴对称结构，包括：N型衬底，在N型衬底的上设有N型漂移区，在N型漂移区中对称设置一对P型基区，在P型基区中设有P+型体接触区和N+型源区，在N型漂移区的表面设有栅氧层，在栅氧层的表面设有多晶硅栅。其特征在于：在P型基区体内设有由N‑型区构成的阵列，上表面与栅氧层相分离，所述N‑型区在器件栅宽方向上N‑型区与P型基区间隔分布，且N‑型区到栅氧层的距离、厚度和掺杂浓度使得N‑型区在自然状态下恰好完全夹断。这种结构的优点在于维持器件击穿电压的同时，有效降低器件导通电阻，提升器件开态电流能力，降低开态能量损耗。
-
公开(公告)号：CN117832275A
公开(公告)日：2024-04-05
申请号：CN202311781172.2
申请日：2023-12-22
Applicant: 东南大学
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及一种低导通电阻的功率器件及制造方法，包括各个第二导电类型电场屏蔽区（9）、各个金属件（11）、预设厚度的各个导电源区件，以及自下至上依次堆叠设置的底部金属层（8）、第一导电类型衬底（1）、第一导电类型外延层（2）、第二导电类型体区层（5），并按设计实施构建功率器件，通过在栅极沟槽（10）下方设置第二导电类型电场屏蔽区（9），可以有效屏蔽电场，大幅度降低器件栅极介质层（3）承受的反向电场强度，提升器件击穿电压，增强器件可靠性，同时，设计第二导电类型电场屏蔽区（9）与对应栅极沟槽节点所接第二导电类型体区层（5）接触，从元胞结构设计上解决了屏蔽区带来的开关速度降低、导通电阻增大等问题。
-
公开(公告)号：CN110416284B
公开(公告)日：2021-04-06
申请号：CN201910653705.6
申请日：2019-07-18
Applicant: 东南大学
IPC: H01L29/06
Abstract: 一种沟槽型半导体功率器件终端保护结构及功率器件，其功率器件结构包括第一导电类型衬底、第一导电类型缓冲层、第一导电类型漂移区，且在第一导电类型漂移区内设有原胞区和终端保护区，在原胞区外部设有主分压环、次分压环和第一导电类型截止环，在分压环的下方设有第二导电类型屏蔽保护层，该结构特征在于，在相邻的分压环之间设有第二导电类型阱区，且各分压环与第二导电类型阱区之间由第一导电类型漂移区隔离，该结构在形成耗尽层辅助耐压的同时，可以避免相邻分压环之间的电位影响，有效减小了分压环氧化层中的电场强度，提升了终端保护结构的耐压能力，且该结构与原有的制造工艺兼容，在保持成本不变的情况下提高了器件的整体性能。
-
公开(公告)号：CN105118818B
公开(公告)日：2018-08-21
申请号：CN201510427669.3
申请日：2015-07-20
Applicant: 东南大学
IPC: H01L23/495 , H01L23/367 , H01L25/16
CPC classification number: H01L23/3675 , H01L23/3107 , H01L23/3121 , H01L23/367 , H01L23/4334 , H01L23/49503 , H01L23/49537 , H01L23/49541 , H01L23/49562 , H01L23/49568 , H01L23/49575 , H01L24/32 , H01L24/48 , H01L24/73 , H01L25/16 , H01L25/18 , H01L2224/29139 , H01L2224/32245 , H01L2224/45144 , H01L2224/48091 , H01L2224/48106 , H01L2224/48175 , H01L2224/48247 , H01L2224/73265 , H01L2924/01079 , H01L2924/1306 , H01L2924/1426 , H01L2924/17738 , H01L2924/17747 , H01L2924/181 , H01L2924/00014 , H01L2924/00012 , H01L2924/00
Abstract: 一种方形扁平无引脚封装结构的功率模块，用于抑制功率模块局部温度过高，包括：绝缘树脂、驱动芯片、功率芯片和金属电极触点，驱动芯片、功率芯片和金属电极触点按照既定设计电路并通过金属引线电连接，在绝缘树脂的底层设有用于功率芯片散热的金属散热盘和驱动芯片引线框架，在金属散热盘上设有功率芯片引线框架，所述功率芯片设在功率芯片引线框架上且功率芯片的漏与金属散热盘电连接，在驱动芯片引线框架上设有驱动芯片，所述金属散热盘在底层的驱动芯片引线框架及金属电极触点占据的以外区域延伸，在驱动芯片引线框架的下方设有金属支柱，金属散热盘还延伸进入驱动芯片引线框架下方的底层区域。
-
公开(公告)号：CN104698279B
公开(公告)日：2017-10-10
申请号：CN201510121313.7
申请日：2015-03-19
Applicant: 东南大学
IPC: G01R27/02
Abstract: 本发明公开了一种场效应晶体管电容‑电压特性测试电路中的串联电阻的计算测定方法，首先对金属氧化物半导体场效应晶体管进行不同频率下的电容‑电压特性测试；然后基于针对串联电阻效应的金属氧化物半导体场效应晶体管电容‑电压特性的修正模型，将数据带入模型中修正出实际电容‑电压曲线；最后将输入频率为时，某一扫描电压点对应的测试电容值和实际电容值带入串联电阻的公式，即可得到串联电阻的值。本发明计算方法中模型参数选取较灵活，可以选择积累区与耗尽区区间中的任意C‑V测试数据离散点计算串联电阻；也无需考虑电路中器件的结构参数，弥补了传统计算方法中对氧化层电容存在估算误差的缺陷，适用范围广泛。
-
-
-
-
-
-
-
-
-
Search Results
61
records
(took 0.034 seconds)
