-
公开(公告)号：CN115360231B
公开(公告)日：2024-07-05
申请号：CN202211039857.5
申请日：2022-08-29
申请人： 东南大学 , 东南大学—无锡集成电路技术研究所
IPC分类号： H01L29/06 , H01L29/08 , H01L29/739 , H01L21/331
摘要： 一种低回滞电压的逆导型绝缘栅双极型晶体管及其制备工艺，晶体管包括：位于器件底部的集电极，在集电极之上设有集电区，集电区包括交替排布的P+集电区和N+短路区，在集电区上方设有N型场截止层，场截止层之上设有N‑型漂移区，在漂移区上表面设有按一维阵列排布的沟槽，沟槽内设有栅氧化层和多晶硅栅极，栅氧化层位于多晶硅栅极与沟槽内壁之间，在漂移区上方设有P型体区，P型体区位于相邻两个沟槽之间，且与沟槽侧壁接触；在P型体区之上设有N+发射区和P+型接触区，接触区上连接有发射极，发射极两侧设有绝缘介质层，其特征在于，在场截止层与集电区之间设有N‑高阻区。制备工艺特征在于，场截止层由背面氢注形成，背面结构均采用激光退火工艺。
-
公开(公告)号：CN115360231A
公开(公告)日：2022-11-18
申请号：CN202211039857.5
申请日：2022-08-29
申请人： 东南大学 , 东南大学—无锡集成电路技术研究所
IPC分类号： H01L29/06 , H01L29/08 , H01L29/739 , H01L21/331
摘要： 一种低回滞电压的逆导型绝缘栅双极型晶体管及其制备工艺，晶体管包括：位于器件底部的集电极，在集电极之上设有集电区，集电区包括交替排布的P+集电区和N+短路区，在集电区上方设有N型场截止层，场截止层之上设有N‑型漂移区，在漂移区上表面设有按一维阵列排布的沟槽，沟槽内设有栅氧化层和多晶硅栅极，栅氧化层位于多晶硅栅极与沟槽内壁之间，在漂移区上方设有P型体区，P型体区位于相邻两个沟槽之间，且与沟槽侧壁接触；在P型体区之上设有N+发射区和P+型接触区，接触区上连接有发射极，发射极两侧设有绝缘介质层，其特征在于，在场截止层与集电区之间设有N‑高阻区。制备工艺特征在于，场截止层由背面氢注形成，背面结构均采用激光退火工艺。
-
公开(公告)号：CN114050187A
公开(公告)日：2022-02-15
申请号：CN202111417907.4
申请日：2021-11-26
申请人： 东南大学 , 东南大学—无锡集成电路技术研究所
摘要： 一种低特征导通电阻的集成型沟槽栅功率半导体晶体管，包括：P型衬底，在衬底上方设有N型外延层，外延层内设有介质沟槽，沟槽横向一侧设有N型重掺杂的漏区并位于外延层表面，在漏区上连接有漏极金属电极，在沟槽的横向另一侧设有N型重掺杂的源区和P型重掺杂的体接触区，在源区和体接触区下方设有P型体区，源区和体接触区上连接有第一源极金属电极，在沟槽内填充有第一绝缘介质且位于沟槽的下方，沟槽内设有栅氧化层、多晶硅栅极和第二绝缘介质，所述栅氧化层位于栅极与源区之间，所述第二绝缘介质位于栅极与漏区之间且贴合在沟槽的内壁上，所述栅极在沟槽内偏置设置且靠近源区，在第一绝缘介质内设有多晶硅场板且位于栅极的下方。
-
公开(公告)号：CN118884160A
公开(公告)日：2024-11-01
申请号：CN202411020914.4
申请日：2024-07-29
申请人： 东南大学
IPC分类号： G01R31/26
摘要： 本发明公开了一种关于IGBT外延层的退化表征方法，包括：向器件栅极施加恒定的偏置电压并叠加小信号，对器件的集电极和发射极之间进行电压扫描；检测多个集电极和发射极偏置电压点下，栅极和集电极之间的电容值Cgc；计算出每个Vce值下的衬底电容Csub，并绘制Csub‑Vce曲线及1/C2sub‑Vce曲线，提取结型场效应区表面MOS电容Coj随Vce变化曲线；当器件由于应力发生退化后，计算此时的衬底电容Csub值并且绘制Csub‑Vce曲线及1/C2sub‑Vce曲线；对比器件退化前后曲线的漂移情况，分析计算缺陷电荷种类，位置和密度；本发明方法简便易行，可准确快速地测定器件外延层缺陷电荷。
-
公开(公告)号：CN118858872A
公开(公告)日：2024-10-29
申请号：CN202411020916.3
申请日：2024-07-29
申请人： 东南大学
IPC分类号： G01R31/26
摘要： 本发明公开了一种关于IGBT的全区域退化表征方法，在IGBT集电极和发射极之间施加从0V逐步增大的负压，在每一个Vce下对IGBT的栅极进行电压扫描并且叠加小信号，栅压扫描范围为Vg1～Vg2。在每一个Vce下，测试Vg1～Vg2下的栅电容Cg，绘制Cg‑Vg曲线并分区。以相同的电压施加方式对退化后的器件再次测试Vg1～Vg2的栅电容Cg值，绘制Cg‑Vg曲线并且以同样的方式分区。对比退化前后曲线不同区域的漂移情况，表征IGBT功率器件全区域的退化情况、损伤程度。本方法可以简单快速地提取IGBT功率器件栅氧层和外延层的退化情况，为IGBT功率器件可靠性的分析提供快速的判定依据。
-
公开(公告)号：CN114267734B
公开(公告)日：2023-03-31
申请号：CN202111623857.5
申请日：2021-12-28
申请人： 东南大学
IPC分类号： H01L29/778 , H01L29/06 , H01L27/02
摘要： 一种抗静电释放冲击的异质结半导体器件，结构包括：衬底，缓冲层，沟道层，钝化层，隔离介质层，有源工作区，自保护区和电阻区；自保护区包括：第一导电类型Ⅰ阱区、第一导电类型Ⅱ阱区及第二导电类型阱区；电阻区包括：与自保护区的第二导电类型阱区接触的连接金属，金属源电极与连接金属之间的呈现弯曲形状的势垒条层；自保护区与有源工作区通过隔离介质层隔离。本发明通过电阻区电子沟道产生的压降开启自保护区的三极管泄流路径，一方面，自保护区的三极管泄流能力强且不发生闩锁，另一方面，呈现弯曲形状的势垒条层相当于增加了栅源之间的电阻，既可以降低器件漏电，又可以通过改变其电阻值调节触发电压。
-
公开(公告)号：CN114267734A
公开(公告)日：2022-04-01
申请号：CN202111623857.5
申请日：2021-12-28
申请人： 东南大学
IPC分类号： H01L29/778 , H01L29/06 , H01L27/02
摘要： 一种抗静电释放冲击的异质结半导体器件，结构包括：衬底，缓冲层，沟道层，钝化层，隔离介质层，有源工作区，自保护区和电阻区；自保护区包括：第一导电类型Ⅰ阱区、第一导电类型Ⅱ阱区及第二导电类型阱区；电阻区包括：与自保护区的第二导电类型阱区接触的连接金属，金属源电极与连接金属之间的呈现弯曲形状的势垒条层；自保护区与有源工作区通过隔离介质层隔离。本发明通过电阻区电子沟道产生的压降开启自保护区的三极管泄流路径，一方面，自保护区的三极管泄流能力强且不发生闩锁，另一方面，呈现弯曲形状的势垒条层相当于增加了栅源之间的电阻，既可以降低器件漏电，又可以通过改变其电阻值调节触发电压。
-
公开(公告)号：CN118335796A
公开(公告)日：2024-07-12
申请号：CN202410375889.5
申请日：2024-03-29
申请人： 东南大学
IPC分类号： H01L29/78 , H01L21/336 , H01L21/265
摘要： 本发明涉及一种具有高迁移率特性的功率半导体器件，包括漏极金属层（1）、第一导电类型的衬底层（2）、第一导电类型的外延层（3）、源极金属层（12）、以及一个或两个沟槽子系统结构，并具体设计沟槽子系统结构多种实施例，组合构建单沟槽子系统结构或双沟槽子系统结构的功率半导体器件；设计方案在器件的栅氧与栅极之间引入应变可调节的结构，通过应变层使沟道区载流子的迁移率提高，在阈值电压几乎不变的情况下，提高了器件的电流能力；并引入高介电常数的应变层，还能使栅极与沟槽侧壁的距离变大，能有效地降低薄栅氧下提前出现电场峰值的风险，此外，器件的栅电极面积减少，降低了器件的栅漏电容和栅源电容，提升了器件的动态特性。
-
-
-
-
-
-
-
搜索结果
8 条记录 (耗时 0.039 秒)
