公开(公告)号：CN108231898A

公开(公告)日：2018-06-29

申请号：CN201711343954.2

申请日：2017-12-14

Applicant: 东南大学 ,  东南大学—无锡集成电路技术研究所

Inventor： 刘斯扬 ,  李婷 ,  魏家行 ,  李智超 ,  方炅 ,  孙伟锋 ,  陆生礼 ,  时龙兴

IPC: H01L29/78 ,  H01L29/10

Abstract: 一种低导通电阻的碳化硅功率半导体器件，所述低导通电阻的碳化硅功率半导体器件为轴对称结构，包括：N型衬底，在N型衬底的上设有N型漂移区，在N型漂移区中对称设置一对P型基区，在P型基区中设有P+型体接触区和N+型源区，在N型漂移区的表面设有栅氧层，在栅氧层的表面设有多晶硅栅。其特征在于：在P型基区体内设有由N‑型区构成的阵列，上表面与栅氧层相分离，所述N‑型区在器件栅宽方向上N‑型区与P型基区间隔分布，且N‑型区到栅氧层的距离、厚度和掺杂浓度使得N‑型区在自然状态下恰好完全夹断。这种结构的优点在于维持器件击穿电压的同时，有效降低器件导通电阻，提升器件开态电流能力，降低开态能量损耗。

公开(公告)号：CN117832275A

公开(公告)日：2024-04-05

申请号：CN202311781172.2

申请日：2023-12-22

Applicant: 东南大学

Inventor： 魏家行 ,  王晨露 ,  付浩 ,  宋兆旭 ,  刘斯扬 ,  孙伟锋 ,  时龙兴

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明涉及一种低导通电阻的功率器件及制造方法，包括各个第二导电类型电场屏蔽区（9）、各个金属件（11）、预设厚度的各个导电源区件，以及自下至上依次堆叠设置的底部金属层（8）、第一导电类型衬底（1）、第一导电类型外延层（2）、第二导电类型体区层（5），并按设计实施构建功率器件，通过在栅极沟槽（10）下方设置第二导电类型电场屏蔽区（9），可以有效屏蔽电场，大幅度降低器件栅极介质层（3）承受的反向电场强度，提升器件击穿电压，增强器件可靠性，同时，设计第二导电类型电场屏蔽区（9）与对应栅极沟槽节点所接第二导电类型体区层（5）接触，从元胞结构设计上解决了屏蔽区带来的开关速度降低、导通电阻增大等问题。

公开(公告)号：CN110416284B

公开(公告)日：2021-04-06

申请号：CN201910653705.6

申请日：2019-07-18

Applicant: 东南大学

Inventor： 刘斯扬 ,  赵航波 ,  付浩 ,  魏家行 ,  孙伟锋 ,  陆生礼 ,  时龙兴

IPC: H01L29/06

Abstract: 一种沟槽型半导体功率器件终端保护结构及功率器件，其功率器件结构包括第一导电类型衬底、第一导电类型缓冲层、第一导电类型漂移区，且在第一导电类型漂移区内设有原胞区和终端保护区，在原胞区外部设有主分压环、次分压环和第一导电类型截止环，在分压环的下方设有第二导电类型屏蔽保护层，该结构特征在于，在相邻的分压环之间设有第二导电类型阱区，且各分压环与第二导电类型阱区之间由第一导电类型漂移区隔离，该结构在形成耗尽层辅助耐压的同时，可以避免相邻分压环之间的电位影响，有效减小了分压环氧化层中的电场强度，提升了终端保护结构的耐压能力，且该结构与原有的制造工艺兼容，在保持成本不变的情况下提高了器件的整体性能。

公开(公告)号：CN105118818B

公开(公告)日：2018-08-21

申请号：CN201510427669.3

申请日：2015-07-20

Applicant: 东南大学

Inventor： 刘斯扬 ,  王宁 ,  魏家行 ,  刘超 ,  孙伟锋 ,  陆生礼 ,  时龙兴

IPC: H01L23/495 ,  H01L23/367 ,  H01L25/16

CPC classification number: H01L23/3675 ,  H01L23/3107 ,  H01L23/3121 ,  H01L23/367 ,  H01L23/4334 ,  H01L23/49503 ,  H01L23/49537 ,  H01L23/49541 ,  H01L23/49562 ,  H01L23/49568 ,  H01L23/49575 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L25/16 ,  H01L25/18 ,  H01L2224/29139 ,  H01L2224/32245 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48106 ,  H01L2224/48175 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2924/01079 ,  H01L2924/1306 ,  H01L2924/1426 ,  H01L2924/17738 ,  H01L2924/17747 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 一种方形扁平无引脚封装结构的功率模块，用于抑制功率模块局部温度过高，包括：绝缘树脂、驱动芯片、功率芯片和金属电极触点，驱动芯片、功率芯片和金属电极触点按照既定设计电路并通过金属引线电连接，在绝缘树脂的底层设有用于功率芯片散热的金属散热盘和驱动芯片引线框架，在金属散热盘上设有功率芯片引线框架，所述功率芯片设在功率芯片引线框架上且功率芯片的漏与金属散热盘电连接，在驱动芯片引线框架上设有驱动芯片，所述金属散热盘在底层的驱动芯片引线框架及金属电极触点占据的以外区域延伸，在驱动芯片引线框架的下方设有金属支柱，金属散热盘还延伸进入驱动芯片引线框架下方的底层区域。

公开(公告)号：CN104698279B

公开(公告)日：2017-10-10

申请号：CN201510121313.7

申请日：2015-03-19

Applicant: 东南大学

Inventor： 刘斯扬 ,  张艺 ,  魏家行 ,  张春伟 ,  孙伟锋 ,  陆生礼 ,  时龙兴

IPC: G01R27/02

Abstract: 本发明公开了一种场效应晶体管电容‑电压特性测试电路中的串联电阻的计算测定方法，首先对金属氧化物半导体场效应晶体管进行不同频率下的电容‑电压特性测试；然后基于针对串联电阻效应的金属氧化物半导体场效应晶体管电容‑电压特性的修正模型，将数据带入模型中修正出实际电容‑电压曲线；最后将输入频率为时，某一扫描电压点对应的测试电容值和实际电容值带入串联电阻的公式，即可得到串联电阻的值。本发明计算方法中模型参数选取较灵活，可以选择积累区与耗尽区区间中的任意C‑V测试数据离散点计算串联电阻；也无需考虑电路中器件的结构参数，弥补了传统计算方法中对氧化层电容存在估算误差的缺陷，适用范围广泛。

公开(公告)号：CN105489602A

公开(公告)日：2016-04-13

申请号：CN201511017594.8

申请日：2015-12-29

Applicant: 东南大学

Inventor： 孙伟锋 ,  袁永胜 ,  叶然 ,  魏家行 ,  薛颖 ,  刘斯扬 ,  陆生礼 ,  时龙兴

IPC: H01L27/02

CPC classification number: H01L27/0259

Abstract: 一种具有低触发电压的静电放电保护器件，包括：P型衬底，在P型衬底上设有P型外延，在P型外延上设有N型漂移区，在N型漂移区内设有N型漏区、浅槽隔离区和第一场氧化层，在P型外延上还设有栅氧化层、N型源区、P型体区，在栅氧化层上设有多晶硅栅，在N型漏区、多晶硅栅、N型源区和P型体区的上表面分别设有穿通钝化层的漏极金属接触、栅极金属接触、源极金属接触和体区金属接触。其特征在于，在所述的N型源区和P型体区之间设有深槽隔离区和片状场氧化层构成的隔离且所述深槽隔离区与片状场氧化层呈间隔排布。本发明可以降低器件的触发电压，提高二次击穿电流，增强器件在ESD过程中的鲁棒性。

公开(公告)号：CN119008692A

公开(公告)日：2024-11-22

申请号：CN202410941235.4

申请日：2024-07-15

Applicant: 东南大学

Inventor： 孙伟锋 ,  王卫东 ,  吴团庄 ,  魏家行 ,  刘斯扬 ,  时龙兴

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/08 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

Abstract: 本发明涉及一种集成型功率半导体器件及制造方法，基于第一导电类型衬底（1）构建各个元胞区、以及终端区，针对各元胞区第二导电类型外延层（2）设置沟槽（19）并向终端区延伸，构建第一源区结构、第二源区结构、栅区结构、漏区结构，并搭载第一源极金属电极（12）、漏极金属电极（13）、两个第二源极金属电极（16）、两个栅极金属电极（15），配合漏区结构横向尺寸大于第一源区结构横向尺寸，提升开态击穿电压，拓宽安全工作区，由于第二导电类型注入层（14）和多晶硅场板（8）的作用，实现阻断态下漂移区的电荷平衡和全耗尽，提高关态击穿电压，并能在不影响关态击穿电压的基础上进一步提升漂移区的掺杂浓度，降低特征导通电阻。

公开(公告)号：CN119004941A

公开(公告)日：2024-11-22

申请号：CN202410878048.6

申请日：2024-07-02

Applicant: 东南大学

Inventor： 刘斯扬 ,  刘照宽 ,  隗兆祥 ,  付浩 ,  魏家行 ,  孙伟锋 ,  时龙兴

IPC: G06F30/27 ,  G06F18/214

Abstract: 本发明涉及一种用于SiC MOSFET的电学性能退化预测方法，分析栅源电压、温度、退化时长的三种影响因素，依据构成SiC MOSFET基本模型，分别构建零漏源电压下长沟道阈值电压的第一退化表征模型结构、零偏电场下迁移率的第二退化表征模型结构、以及阈值电压一阶体效应系数的第三退化表征模型结构，然后执行关于目标SiC MOSFET器件的高温栅偏实验，并进行模型训练，分别获得第一退化表征模型、第二退化表征模型、第三退化表征模型；最后将所构建三个退化表征模型嵌入到传统SiC MOSFET器件电学特性SPICE模型中，获得用于预测电学性能退化的SiC MOSFET模型，实现电学性能退化的高效预测。

公开(公告)号：CN110729346B

公开(公告)日：2023-10-13

申请号：CN201910937475.6

申请日：2019-09-30

Applicant: 东南大学

Inventor： 魏家行 ,  陶心怡 ,  李宁波 ,  李胜 ,  张弛 ,  刘斯扬 ,  孙伟锋 ,  时龙兴

IPC: H01L29/06 ,  H01L29/872

Abstract: 本发明涉及一种低导通电阻高耐压能力的宽禁带半导体整流器件，包括：第一金属电极,位于第一金属电极上依次设有重掺杂第一导电类型导电层和轻掺杂第一导电类型导电层，所述轻掺杂第一导电类型导电层内设有深沟槽结构，在所述深沟槽结构槽底设有第二导电类型区，在所述轻掺杂第一导电类型导电层上表面设有上设有第二金属电极，在深沟槽结构之间及其外侧设有电子导电沟道结构，所述深沟槽结构及电子导电沟道结构相互平行且间隔相等，本发明通过在深沟槽结构之间增设电子导电沟道结构，有效的增加了正向导通电流密度，降低了导通电阻，减小了器件的功率损耗，同时由于深沟槽结构外壁设有的氮化铝镓，可以有效的提升临界击穿电压。

公开(公告)号：CN112993021B

公开(公告)日：2023-07-07

申请号：CN201911310548.5

申请日：2019-12-18

Applicant: 东南大学 ,  无锡华润上华科技有限公司

Inventor： 魏家行 ,  王琪朝 ,  肖魁 ,  王德进 ,  卢丽 ,  杨玲 ,  叶然 ,  刘斯扬 ,  孙伟锋 ,  时龙兴

IPC: H01L29/423 ,  H01L29/78

Abstract: 本发明涉及一种横向双扩散金属氧化物半导体场效应管，包括：沟槽栅极，包括沟槽内的下部和沟槽外的上部，下部在导电沟道宽度方向上的长度小于上部，下部伸入体区且小于体区的深度；绝缘结构，设于漏极区和沟槽栅极之间并向下伸入漂移区，绝缘结构的深度小于漂移区，绝缘结构在漂移区内的深度大于场氧层在漂移区内的深度，绝缘结构在导电沟道宽度方向上的长度小于漂移区，绝缘结构两侧的表面形成有场氧层，上部延伸至场氧层上。本发明的导电沟道为在漂移区和体区中围绕绝缘结构和沟槽栅极设置的立体化结构。因此器件导通时的电流通路得到了扩展，能够大幅降低导通电阻。且绝缘结构可以有效提高器件的耐压性能，并起到辅助耗尽的作用。