-
公开(公告)号：CN119906425A
公开(公告)日：2025-04-29
申请号：CN202411846811.3
申请日：2024-12-16
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种流水线模数转换器校正方法，包括以下步骤：S0设定目标校正子级，所述目标校正子级包括流水线模数转换器的前两级流水线子级；S1在每个所述目标校正子级内部的Flash ADC和DAC阵列之间嵌入基于树型译码器的随机匹配模块，使当前流水线子级输出的数字码与采样电容随机匹配；S2构建增益误差校准模块来根据各个所述目标校正子级的后级量化输出进行该级别的增益误差校准，得到对应级别的量化输出；S3构建失配噪声消除模块来分别对所述量化输出进行失配噪声消除，并将得到的量化输出与增益误差校准后的对应所述目标校正子级输出的数字码相加。本发明能够同时提高流水线模数转换器的信噪比和无杂散动态范围。
-
公开(公告)号：CN111739838A
公开(公告)日：2020-10-02
申请号：CN202010578947.6
申请日：2020-06-23
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L21/8238 , H01L27/092
Abstract: 本发明涉及一种抗辐射的SOI材料的制备方法，包括：采用局域性离子注入的方式制备抗辐射的SOI材料。本发明顶层硅离子注入损伤小，局域性离子注入，其它部分不被注入，顶层硅晶格结构完整，成为后续退火修复的籽晶区域，退火后顶层硅晶格质量完整，均匀性好。
-
公开(公告)号：CN104201193A
公开(公告)日：2014-12-10
申请号：CN201410509909.X
申请日：2014-09-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/06 , H01L29/786 , H01L29/423 , H01L21/336
CPC classification number: H01L29/7831 , H01L29/66484
Abstract: 本发明提供一种双栅SOI器件结构及其制作方法，该结构包括SOI衬底及形成于SOI衬底中并通过浅沟槽隔离结构隔离的MOS晶体管；所述MOS晶体管包括栅极、源极、漏极、栅极接触、源极接触及漏极接触；所述MOS晶体管还包括背栅极接触；所述背栅极接触设置于所述MOS晶体管正面，且穿通所述浅沟槽隔离结构及SOI衬底的埋氧层，与背衬底接触。本发明的双栅SOI器件结构在工作时，可以通过在背栅极接触端施加适当的电压，改变体区电势，从而改善浮体效应，并且该双栅SOI器件中存在两个控制沟道，增大了器件的有效沟道宽度及驱动电流。同时，背栅极接触形成于MOS管正面，制作工艺更为简单，且背栅极接触形成于浅沟槽隔离结构区域，不会对器件其它区域构成不良影响。
-
公开(公告)号：CN112230448A
公开(公告)日：2021-01-15
申请号：CN202011102516.9
申请日：2020-10-15
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种微环电光调制器及其制备方法，微环电光调制器包括从下至上的硅衬底、埋氧层、辐射加固层、硅层及氧化硅层；本发明将掺杂离子注入埋氧层中形成辐射加固层，以在辐射加固层中产生大量电子陷阱，从而可俘获电子，以补偿由于高能电离辐射所导致的Si/SiO2界面和体氧化物中所累积的正电荷，以此可降低绝缘埋氧层中正电荷数量，从而在对微环电光调制器施加偏置电压之后，可以有效地减缓P型掺杂板被夹断的速度，增加载流子浓度变化的时长，使得有效折射率可以持续改变，从而可增加微环电光调制器的调制时长，使得微环电光调制器可以在辐射环境中工作更长时间。
-
Patent Agency Ranking
公开(公告)号：CN104377143B
公开(公告)日：2017-07-14
申请号：CN201410509907.0
申请日：2014-09-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/66
Abstract: 本发明提供一种测试MOS器件阱电阻的方法，所述测试MOS器件阱电阻的方法至少包括：选取芯片中的一个MOS管，将其源极及体区接地，并在栅极加上工作电压VDD，在漏极加上扫描电流ID，同时测量漏极电压VD及体区电流Ibody；绘制VD‑ID曲线，寻找曲线中的漏极电压反转点，记录该反转点所对应的漏极电流ID,turn，通过公式Rw=Vpt/Ibody，turn计算得到阱电阻Rw。本发明选取芯片中本身存在的MOS管作为测试结构来测试阱电阻，不需要额外设计用来测量阱电阻的测试结构，从而节省芯片面积，降低制造成本；本发明还可以进一步根据MOS管的沟道长度、宽度参数得到MOS管的阱方块电阻；为了提高提取精度，本发明可以选取器件尺寸（沟道长度、宽度）较大的MOS管，以减小LDD区域对测试精度的影响。
-
公开(公告)号：CN102437179A
公开(公告)日：2012-05-02
申请号：CN201110402796.X
申请日：2011-12-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/423 , H01L29/78
Abstract: 本发明提供一种抗总剂量辐射加固深亚微米器件的版图结构，包括具有源区、漏区及沟道区的有源区、位于所述有源区四周侧的浅沟道隔离槽、位于所述沟道区上且采用双边缘超出有源区结构的栅区、以及两个虚设浅沟道隔离槽，其中，所述两虚设浅沟道隔离槽间隔设置于所述有源区内且与所述栅区相互垂直。在原始的版图结构中增加了虚设浅沟槽隔离氧化物，使得器件沟道区边缘的栅延长到隔离氧化物区域宽度减小，阻止源漏之间形成漏电路径，从而达到抗总剂量加固的目的。本发明工艺简单，适用于大规模的工业生产。
-
公开(公告)号：CN219938330U
公开(公告)日：2023-10-31
申请号：CN202321134756.6
申请日：2023-05-12
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03K19/017 , H03K19/003 , H03K19/173
Abstract: 本实用新型涉及一种高速低功耗抗双节点翻转锁存器，包括第一传输门、第二传输门、第三传输门、第四传输门、自恢复模块、钟控反相器和钟控MCE；所述第一传输门、第二传输门、第三传输门、第四传输门的输入端均与输入数据端相连，所述自恢复模块的两个输入端分别与所述第一传输门和第二传输门的输出端相连，所述钟控反相器的输入端与所述第三传输门的输出端相连；所述钟控MCE的两个输入端分别与所述自恢复模块的输出端和所述钟控反相器的输出端相连，所述钟控MCE的输出端与所述第四传输门的输出端作为锁存器的输出。本实用新型能够大幅降低功耗，且具有较好的综合指标。
-
公开(公告)号：CN102569061B
公开(公告)日：2014-12-17
申请号：CN201110454442.X
申请日：2011-12-30
Applicant: 上海新傲科技股份有限公司
IPC: H01L21/31 , H01L21/3105
Abstract: 本发明涉及半导体材料制备领域，提供一种带有绝缘埋层的辐射加固材料的制备方法，包括步骤：提供器件衬底和支撑衬底；在所述器件衬底和支撑衬底的裸露表面分别生长第一、第二绝缘层；在所述第一绝缘层的裸露表面采用化学气相沉积工艺依次生长纳米晶体层和第三绝缘层以形成纳米晶体复合层；采用键合工艺将第二绝缘层的裸露表面键合至所述纳米晶体复合层的裸露表面。本发明还提供了上述材料，依次包括器件衬底、绝缘埋层和器件层，所述绝缘埋层包括第一绝缘层、第二绝缘层和纳米晶体复合层。本发明的优点为避免了传统的离子注入加固工艺对材料器件层晶格的注入损伤及注入元素在绝缘埋层中的高斯分布展宽及由此造成的绝缘埋层完整性破坏。
-
公开(公告)号：CN102569061A
公开(公告)日：2012-07-11
申请号：CN201110454442.X
申请日：2011-12-30
Applicant: 上海新傲科技股份有限公司
IPC: H01L21/31 , H01L21/3105
Abstract: 本发明涉及半导体材料制备领域，提供一种带有绝缘埋层的辐射加固材料的制备方法，包括步骤：提供器件衬底和支撑衬底；在所述器件衬底和支撑衬底的裸露表面分别生长第一、第二绝缘层；在所述第一绝缘层的裸露表面采用化学气相沉积工艺依次生长纳米晶体层和第三绝缘层以形成纳米晶体复合层；采用键合工艺将第二绝缘层的裸露表面键合至所述纳米晶体复合层的裸露表面。本发明还提供了上述材料，依次包括器件衬底、绝缘埋层和器件层，所述绝缘埋层包括第一绝缘层、第二绝缘层和纳米晶体复合层。本发明的优点为避免了传统的离子注入加固工艺对材料器件层晶格的注入损伤及注入元素在绝缘埋层中的高斯分布展宽及由此造成的绝缘埋层完整性破坏。
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.051 seconds)
