公开(公告)号：CN102005474B

公开(公告)日：2013-06-26

申请号：CN201010265007.8

申请日：2010-08-26

Applicant: 三菱电机株式会社

Inventor： 铃木健司 ,  友松佳史

IPC: H01L29/739 ,  H01L29/41 ,  H01L21/60 ,  H01L23/528 ,  H01L21/28 ,  H01L21/768

CPC classification number: H01L29/7395 ,  H01L23/4824 ,  H01L24/05 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/0834 ,  H01L29/41725 ,  H01L29/66325 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/181 ,  H01L2924/00

Abstract: 本发明涉及半导体装置及其制造方法。在n型Si衬底(10)上形成有多个IGBT单元(24)。各个IGBT单元(24)具有栅极电极(46)和第一发射极电极(54)。下层栅极布线(14)在n型Si衬底(10)上形成，连接于栅极电极(46)。层间绝缘膜(66)覆盖第一发射极电极(54)及下层栅极布线(14)。第二发射极电极(20)在层间绝缘膜(66)上形成，经由层间绝缘膜(66)的开口连接于第一发射极电极(54)。第二发射极电极(20)隔着层间绝缘膜(66)在下层栅极布线(14)的上方延伸。

公开(公告)号：CN1655354A

公开(公告)日：2005-08-17

申请号：CN200410063838.1

申请日：2004-07-13

Applicant: 三菱电机株式会社

Inventor： 望月浩一 ,  友松佳史

IPC: H01L25/00 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L29/7395 ,  H01L24/05 ,  H01L27/0288 ,  H01L2224/02166 ,  H01L2224/05553 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/00

Abstract: 提供不使开关损耗显著增大而能抑制栅极电压振荡的IGBT模块。IGBT模块通过连接多个IGBT芯片(100)构成。IGBT芯片(100)通过连接多个单元(1)构成。此单元(1)包括一个IGBT元件(2)。IGBT元件(2)的栅极(G)中通过栅极焊盘(3)与栅极电阻(4)，由共同的栅极端子供给栅极电压。IGBT元件(2)的发射极(E)中通过发射极焊盘(5)由共同的发射极端子供给发射极电压。IGBT元件(2)的集电极(C)中则从共同的集电极端子供给集电极电压。在各个单元(1)中设有栅极焊盘(3)、栅极电极(4)与发射极焊盘(5)。

公开(公告)号：CN107924940A

公开(公告)日：2018-04-17

申请号：CN201580082520.4

申请日：2015-08-19

Applicant: 三菱电机株式会社

Inventor： 工藤智人 ,  友松佳史 ,  春口秀树 ,  阿多保夫

IPC: H01L29/739 ,  H01L29/78

CPC classification number: H01L29/0696 ,  H01L29/0619 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/404 ,  H01L29/407 ,  H01L29/7397 ,  H01L29/78

Abstract: 第三伪沟槽(11)在衬底端部的伪单元区域与第一以及第二伪沟槽(9、10)正交。层间绝缘膜(13)使由第一以及第二伪沟槽(9、10)夹持的衬底中央部的伪单元区域的p型扩散层(3、4)与发射极电极(14)绝缘。第三伪沟槽(11)将衬底中央部的伪单元区域的p型扩散层(3、4)、和与发射极电极(14)连接的衬底端部的伪单元区域的p型扩散层(3、4、15)分离。p型阱层(15)在衬底端部设置为比第三伪沟槽(11)深。第三伪沟槽(11)与p型阱层(15)相比设置于衬底中央侧。

公开(公告)号：CN101246900B

公开(公告)日：2010-06-09

申请号：CN200710161306.5

申请日：2007-09-28

Applicant: 三菱电机株式会社

Inventor： 青野真司 ,  高桥英树 ,  友松佳史 ,  守谷纯一

IPC: H01L29/739 ,  H01L21/331

CPC classification number: H01L29/7397 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/66348

Abstract: 本发明涉及半导体器件及其制造方法。载流子存储层(3)位于自N衬底(1)的表面预定深度的区域中，基区(2)位于浅于该预定深度的区域中，和发射区(4)位于N衬底的表面中。载流子存储层(3)通过注入磷以在预定深度处具有最大杂质浓度来形成，基区(2)通过注入硼以在浅于该预定深度的位置处具有最大杂质浓度来形成，和发射区(4)通过注入砷以在N衬底的表面处具有最大杂质浓度来形成。形成开口(1a)以延伸通过发射区(4)、基区(2)和载流子存储层(3)。在开口(1a)的内壁上，形成栅电极(8)且其间具有栅极绝缘膜(7)。

公开(公告)号：CN1705136A

公开(公告)日：2005-12-07

申请号：CN200510054479.8

申请日：2005-03-08

Applicant: 三菱电机株式会社

Inventor： 友松佳史 ,  高桥英树 ,  田所千广

IPC: H01L29/78 ,  H01L29/739

CPC classification number: H01L29/66348 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/7397

Abstract: 提供一种在CSTBT中能够控制栅极电容和短路电流且抑制了阈值电压偏离的绝缘栅型半导体器件。作为在P基极区域(104)和半导体衬底(103)之间形成、并且具有比半导体衬底(103)的杂质浓度高的载流子存储层(113)的CSTBT，其栅电极(110)周边部分的P基极区域(104)部具有沟道功能，在载流子存储层(113)中，设沟道正下方的载流子存储层区域(113a)的杂质浓度为ND1、沟道正下方之外的载流子存储层区域(113b)的杂质浓度为ND2时，ND1＜ND2。

公开(公告)号：CN107112324A

公开(公告)日：2017-08-29

申请号：CN201480084166.4

申请日：2014-12-17

Applicant: 三菱电机株式会社

Inventor： 春口秀树 ,  友松佳史

IPC: H01L27/04 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L27/0716 ,  H01L27/0207 ,  H01L27/0727 ,  H01L29/0834 ,  H01L29/1004 ,  H01L29/1095 ,  H01L29/4238 ,  H01L29/739 ,  H01L29/7395 ,  H01L29/78 ,  H01L29/861

Abstract: IGBT(1)具有：n型漂移层(5)；p型基极层(6)及n型发射极层(7)，它们形成在n型漂移层(5)的表面；以及p型集电极层(8)，其形成在n型漂移层(5)的背面。FWD(2)具有：n型漂移层(5)、在n型漂移层(5)的表面形成的p型阳极层(10)、以及在n－型漂移层(5)的背面形成的n型阴极层(11)。在配线区域(3)和终端区域(4)处，在n－型漂移层(5)的表面形成有p型阱(12)。在配线区域(3)处，在p型阱(12)之上形成有配线(13)。相对于p型阳极层(10)，p型阱(12)的杂质浓度高且深度深。p型阱(12)与n型阴极层(11)的正上方区域分离，没有形成于n型阴极层(11)的正上方。

公开(公告)号：CN101582443B

公开(公告)日：2011-11-16

申请号：CN200810186339.X

申请日：2008-12-04

Applicant: 三菱电机株式会社

Inventor： 高桥彻雄 ,  友松佳史

IPC: H01L29/739 ,  H01L29/423 ,  H01L29/06

CPC classification number: H01L29/7397

Abstract: 本发明提供一种可减小输出电容或反馈电容的变动量的半导体装置。在沟槽型绝缘栅半导体装置中，使栅极和伪栅极的排列方向上的电荷蓄积层的宽度在1.4μm以下。

公开(公告)号：CN101582443A

公开(公告)日：2009-11-18

申请号：CN200810186339.X

申请日：2008-12-04

Applicant: 三菱电机株式会社

Inventor： 高桥彻雄 ,  友松佳史

IPC: H01L29/739 ,  H01L29/423 ,  H01L29/06

CPC classification number: H01L29/7397

Abstract: 本发明提供一种可减小输出电容或反馈电容的变动量的半导体装置。在沟槽型绝缘栅半导体装置中，使栅极和伪栅极的排列方向上的电荷蓄积层的宽度在1.4μm以下。

公开(公告)号：CN100459159C

公开(公告)日：2009-02-04

申请号：CN200510054479.8

申请日：2005-03-08

Applicant: 三菱电机株式会社

Inventor： 友松佳史 ,  高桥英树 ,  田所千广

IPC: H01L29/78 ,  H01L29/739

CPC classification number: H01L29/66348 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/7397

Abstract: 提供一种在CSTBT中能够控制栅极电容和短路电流且抑制了阈值电压偏离的绝缘栅型半导体器件。作为在P基极区域(104)和半导体衬底(103)之间形成、并且具有比半导体衬底(103)的杂质浓度高的载流子存储层(113)的CSTBT，其栅电极(110)周边部分的P基极区域(104)部具有沟道功能，在载流子存储层(113)中，设沟道正下方的载流子存储层区域(113a)的杂质浓度为ND1、沟道正下方之外的载流子存储层区域(113b)的杂质浓度为ND2时，ND1＜ND2。

公开(公告)号：CN101170109A

公开(公告)日：2008-04-30

申请号：CN200710136886.2

申请日：2007-07-10

Applicant: 三菱电机株式会社

Inventor： 铃木健司 ,  高桥英树 ,  友松佳史

IPC: H01L27/06 ,  H01L29/43 ,  H01L21/822 ,  H01L21/28

CPC classification number: H01L29/7397 ,  H01L29/0834 ,  H01L29/456 ,  H01L29/66348

Abstract: 在半导体衬底(20)的第二主面(20b)上交互地形成IGBT的p型集电极区(9)和续流二极管的n型阴极区(10)。背面电极(14)在第二主面(20b)上形成，连接p型集电极区(9)和n型阴极区(10)，且从第二主面(20b)侧起具有依次层叠的钛层(11)、镍层(12)和金层(13)。由此可实现不论在绝缘栅型场效应晶体管导通时，还是在续流二极管导通时，均可获得良好导通电压的半导体器件及其制造方法。