电力用半导体装置
    3.
    发明公开

    公开(公告)号:CN116157924A

    公开(公告)日:2023-05-23

    申请号:CN202080104927.3

    申请日:2020-07-16

    Abstract: 硅基板(10)具有第1~第4半导体区域(11~14)。第3半导体区域(13)通过第2导电型的第2半导体区域(12)而与第1导电型的第1半导体区域(11)隔开。第2导电型的第4半导体区域(14)通过第3半导体区域(13)而与第2半导体区域(12)隔开。第1电极(60)设置于第1面(F1)之上。阻挡金属层(20)设置于第2面(F2)的第1部分(F2a)之上。第2电极(70)设置于第2面(F2)之上,通过阻挡金属层(20)而与第2面(F2)的第1部分(F2a)隔开。第2电极(70)包含与第2面(F2)的第2部分(F2b)接触的Al‑Si层(71)和通过Al‑Si层(71)而与第2面(F2)的第2部分(F2b)隔开的Al层(72)。

    半导体装置
    4.
    发明授权

    公开(公告)号:CN107924940B

    公开(公告)日:2021-02-05

    申请号:CN201580082520.4

    申请日:2015-08-19

    Abstract: 第三伪沟槽(11)在衬底端部的伪单元区域与第一以及第二伪沟槽(9、10)正交。层间绝缘膜(13)使由第一以及第二伪沟槽(9、10)夹持的衬底中央部的伪单元区域的p型扩散层(3、4)与发射极电极(14)绝缘。第三伪沟槽(11)将衬底中央部的伪单元区域的p型扩散层(3、4)、和与发射极电极(14)连接的衬底端部的伪单元区域的p型扩散层(3、4、15)分离。p型阱层(15)在衬底端部设置为比第三伪沟槽(11)深。第三伪沟槽(11)与p型阱层(15)相比设置于衬底中央侧。

Patent Agency Ranking