公开(公告)号：CN101246900A

公开(公告)日：2008-08-20

申请号：CN200710161306.5

申请日：2007-09-28

Applicant: 三菱电机株式会社

Inventor： 青野真司 ,  高桥英树 ,  友松佳史 ,  守谷纯一

IPC: H01L29/739 ,  H01L21/331

CPC classification number: H01L29/7397 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/66348

Abstract: 本发明涉及半导体器件及其制造方法。载流子存储层(3)位于自N衬底(1)的表面预定深度的区域中，基区(2)位于浅于该预定深度的区域中，和发射区(4)位于N衬底的表面中。载流子存储层(3)通过注入磷以在预定深度处具有最大杂质浓度来形成，基区(2)通过注入硼以在浅于该预定深度的位置处具有最大杂质浓度来形成，和发射区(4)通过注入砷以在N衬底的表面处具有最大杂质浓度来形成。形成开口(1a)以延伸通过发射区(4)、基区(2)和载流子存储层(3)。在开口(1a)的内壁上，形成栅电极(8)且其间具有栅极绝缘膜(7)。

公开(公告)号：CN101651138A

公开(公告)日：2010-02-17

申请号：CN200910135466.1

申请日：2009-04-28

Applicant: 三菱电机株式会社

Inventor： 青野真司 ,  守谷纯一

IPC: H01L27/07 ,  H01L29/423 ,  H01L29/417 ,  H01L21/8249 ,  H01L21/28

CPC classification number: H01L29/7397 ,  H01L29/0834 ,  H01L29/47

Abstract: 本发明涉及半导体装置及其制造方法。p型区域(2，4)设置在第一n型区域(1)上。第二n型区域(3)通过p型区域(2，4)与第一n型区域(1)隔开，设置在p型区域(2，4)上。栅极电极(8)用于在第一和第二n型区域(1，3)之间形成n沟道。第一电极(6)与p型区域(4)和第二n型区域(3)的每一个电连接。第二电极(11)以通过第一n型区域(1)与p型区域(2)隔开、并且至少一部分与第一n型区域(1)相接的方式设置在第一n型区域(1)上。第二电极(11)由金属和合金的任一种构成，用于向第一n型区域(1)注入空穴。由此，能够提供栅极电极型的、通过简洁的结构能够抑制导通电阻的半导体装置、以及其制造方法。

公开(公告)号：CN101246900B

公开(公告)日：2010-06-09

申请号：CN200710161306.5

申请日：2007-09-28

Applicant: 三菱电机株式会社

Inventor： 青野真司 ,  高桥英树 ,  友松佳史 ,  守谷纯一

IPC: H01L29/739 ,  H01L21/331

CPC classification number: H01L29/7397 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/66348

Abstract: 本发明涉及半导体器件及其制造方法。载流子存储层(3)位于自N衬底(1)的表面预定深度的区域中，基区(2)位于浅于该预定深度的区域中，和发射区(4)位于N衬底的表面中。载流子存储层(3)通过注入磷以在预定深度处具有最大杂质浓度来形成，基区(2)通过注入硼以在浅于该预定深度的位置处具有最大杂质浓度来形成，和发射区(4)通过注入砷以在N衬底的表面处具有最大杂质浓度来形成。形成开口(1a)以延伸通过发射区(4)、基区(2)和载流子存储层(3)。在开口(1a)的内壁上，形成栅电极(8)且其间具有栅极绝缘膜(7)。