公开(公告)号：CN1258817C

公开(公告)日：2006-06-07

申请号：CN02106880.1

申请日：2002-02-16

Applicant: 三洋电机株式会社

Inventor： 日野美德 ,  武石直英 ,  谷口敏光

IPC: H01L23/528 ,  H01L29/78 ,  H01L21/768 ,  H01L21/336 ,  H01L21/60

CPC classification number: H01L23/5226 ,  H01L21/2007 ,  H01L23/485 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种在半导体衬底上形成晶体管而构成的半导体器件中，是以具备：半导体衬底(21)内形成的低浓度源漏层(26)、该源漏层(26)内形成的高浓度源漏层(30)、上述衬底(21)上隔着栅氧化膜(25)形成的栅电极(38E)、在该栅电极(38E)下方形成，构成位于上述源漏层(26)与(30)间的沟道的P型体层(32)、多列接触上述源漏层(30)的针形接触部(47)、以及通过该针形接触部(47)接触连接上述源漏层(30)的源漏电极为特征。并且，在接触覆盖下层布线(2层布线)(59)的层间绝缘膜(55)内形成的通孔(61)的半导体器件中，是以在构成焊盘部的金凸形电极(63)下以外的区域形成上述通孔(61)为特征。

公开(公告)号：CN1614783A

公开(公告)日：2005-05-11

申请号：CN200410089757.9

申请日：2004-11-05

Applicant: 三洋电机株式会社

Inventor： 谷口敏光 ,  大古田敏幸

IPC: H01L27/10 ,  H01L27/115

CPC classification number: G11C17/16 ,  H01L27/112 ,  H01L27/11226

Abstract: 一种可由用户方写入数字数据的ROM。在各存储晶体管上交替多个层积绝缘层、多个金属层(包含作为最上层的金属层的位线BL)的ROM的存储单元阵列MA中，在设置于第一层间绝缘层18的第一接触孔FC2内的W(钨)插塞上形成绝缘层INS。并且，本发明根据是否由从位线BL施加的规定的写入电压(高电压)对绝缘层INS进行绝缘破坏来向各存储晶体管写入数字数据“1”或“0”。

公开(公告)号：CN1612308A

公开(公告)日：2005-05-04

申请号：CN200410089652.3

申请日：2004-10-29

Applicant: 三洋电机株式会社

Inventor： 饭塚胜彦 ,  冈田和央 ,  森智典 ,  土桥博之 ,  铃木弘之 ,  本多孝好 ,  谷口敏光

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/8234 ,  H01L21/84 ,  H01L29/78 ,  H01L21/02

CPC classification number: H01L29/6659 ,  H01L21/2652 ,  H01L29/665 ,  H01L29/7833

Abstract: 一种半导体装置的制造方法，不产生硅衬底的削减或碳污染，形成LDD结构或金属硅化物区域。在栅极电极3的侧面部形成衬垫6时，将绝缘膜5的蚀刻分为干蚀刻和湿蚀刻两个阶段进行。另外，使用氮化硅膜作为高浓度杂质物注入时的缓冲膜，利用湿蚀刻除去该膜。其结果可防止硅衬底1的削减，防止碳污染，另外，由作为湿蚀刻特征的选择比的大小，杂质区域或硅化物形成区域的深度或电阻的面内的偏差变小。

公开(公告)号：CN1371128A

公开(公告)日：2002-09-25

申请号：CN02106880.1

申请日：2002-02-16

Applicant: 三洋电机株式会社

Inventor： 日野美德 ,  武石直英 ,  谷口敏光

IPC: H01L23/528 ,  H01L29/78 ,  H01L21/768 ,  H01L21/336

CPC classification number: H01L23/5226 ,  H01L21/2007 ,  H01L23/485 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种在半导体衬底上形成晶体管而构成的半导体器件中,是以具备:半导体衬底21内形成的低浓度源·漏层26、该源·漏层26内形成的高浓度源·漏层30、上述衬底21上隔着栅氧化膜25形成的栅电极38E、在该栅电极38E下方形成,构成位于上述源·漏层26与30间的沟道的P型体层32、多列接触上述源·漏层30的针形接触部47、以及通过该针形接触部47接触连接上述源·漏层30的源·漏电极为特征。并且,在接触被覆下层布线(2层布线)59的层间绝缘膜55内形成的通孔61的半导体器件中,是以在构成焊盘部的金凸形电极63下以外的区域形成上述通孔61为特征。