半导体装置与其图案设计方法

    公开(公告)号:CN1373506A

    公开(公告)日:2002-10-09

    申请号:CN02106702.3

    申请日:2002-02-28

    Abstract: 将激励器驱动用的半导体装置集成于一个芯片内。本发明的半导体装置是在具有阴极激励器、阳极激励器以及存储部的用来驱动表示显示器的激励器中,将与上述存储部相连接的阳极激励器区域10、12、13、16在芯片内均等分配,并在其均等分配的各阳极激励器区域10、12、13、16的附近位置均等地配置SRAM18、19,从而简化了布线的折回,可缩小芯片尺寸。

    半导体装置及其图案布线方法

    公开(公告)号:CN1374698A

    公开(公告)日:2002-10-16

    申请号:CN02106955.7

    申请日:2002-03-06

    Abstract: 单片化驱动器驱动用的半导体装置。本发明的半导体装置,适用于阳极驱动器、阴极驱动器和存储器部分等单片化的显示驱动用驱动器,例如,在将阳极驱动器按照每期望的输出比特组划分成各个组(阳极驱动器10、12、13、16)的状态下,将各输出比特组配置在芯片内的周边部分,与该周边部分配置的各输出比特组内的各输出比特连线的配线19配合芯片形状进行围绕配线。

    半导体器件及其制造方法

    公开(公告)号:CN1258817C

    公开(公告)日:2006-06-07

    申请号:CN02106880.1

    申请日:2002-02-16

    Abstract: 一种在半导体衬底上形成晶体管而构成的半导体器件中,是以具备:半导体衬底(21)内形成的低浓度源漏层(26)、该源漏层(26)内形成的高浓度源漏层(30)、上述衬底(21)上隔着栅氧化膜(25)形成的栅电极(38E)、在该栅电极(38E)下方形成,构成位于上述源漏层(26)与(30)间的沟道的P型体层(32)、多列接触上述源漏层(30)的针形接触部(47)、以及通过该针形接触部(47)接触连接上述源漏层(30)的源漏电极为特征。并且,在接触覆盖下层布线(2层布线)(59)的层间绝缘膜(55)内形成的通孔(61)的半导体器件中,是以在构成焊盘部的金凸形电极(63)下以外的区域形成上述通孔(61)为特征。

    半导体器件及其制造方法

    公开(公告)号:CN1371128A

    公开(公告)日:2002-09-25

    申请号:CN02106880.1

    申请日:2002-02-16

    Abstract: 一种在半导体衬底上形成晶体管而构成的半导体器件中,是以具备:半导体衬底21内形成的低浓度源·漏层26、该源·漏层26内形成的高浓度源·漏层30、上述衬底21上隔着栅氧化膜25形成的栅电极38E、在该栅电极38E下方形成,构成位于上述源·漏层26与30间的沟道的P型体层32、多列接触上述源·漏层30的针形接触部47、以及通过该针形接触部47接触连接上述源·漏层30的源·漏电极为特征。并且,在接触被覆下层布线(2层布线)59的层间绝缘膜55内形成的通孔61的半导体器件中,是以在构成焊盘部的金凸形电极63下以外的区域形成上述通孔61为特征。

    半导体装置及其图案布线方法

    公开(公告)号:CN100517683C

    公开(公告)日:2009-07-22

    申请号:CN02106955.7

    申请日:2002-03-06

    Abstract: 单片化驱动器驱动用的半导体装置。本发明的半导体装置,适用于阳极驱动器、阴极驱动器和存储器部分等单片化的显示驱动用驱动器,例如,在将阳极驱动器按照每期望的输出比特组划分成各个组(阳极驱动器10、12、13、16)的状态下,将各输出比特组配置在芯片内的周边部分,与该周边部分配置的各输出比特组内的各输出比特连线的配线19配合芯片形状进行围绕配线。

Patent Agency Ranking